Mentor芯片测试方案获联电65/40纳米制程认证
2009-10-27
作者：Mentor Graphics
Mentor Graphics宣布其硅芯片测试与诊断方案已经获得晶圆代工大厂联电(UMC)认证，可运用于联电的65与40纳米参考流程。该硅芯片测试流程的基础是TestKompress自动化测试向量产生(automated test pattern generation，ATPG)解决方案，可以最低测试成本达成更高测试品质。
与这个扫描测试解决方案互补的是明导国际MBISTArchitect适用于内存内建自我测试(BIST)、符合BSDArchitect 1149.1规范的边界扫描(boundary scan)工具以及YieldAssist故障诊断和良率监控工具。
UMC流程提供各种先进的功能，满足测试先进IC产品的新需求。TestKompress产品提供高度压缩的测试向量，支持各种故障模型，包括stuck- at、transition、多重侦测(multiple detect)与先进延迟测试(timing aware)。TestKompress产品中具备低功耗的功能会调整测试向量，减少测试期间的总电力消耗，以及保持使用者定义临界值以下的最高电力。
MBISTArchitect工具使提供内存多重处理程序的全速测试流程自动化，同时使每单位面积成本(area overhead)降到最低。BSDArchitect工具适用于为内存BIST插入边界扫描与TAP控制电路。YieldAssist工具能够快速诊 断故障组件，找出缺陷的位置与类型，常保IC良率。
我们的全套硅芯片测试工具以先进IC技术为目标，例如UMC提供的65 和45纳米制程。」明导国际副总裁兼设计至硅芯片(Design-to-Silicon)事业部总经理Joe Sawicki表示：「UMC参考流程意味着客户将可享受完整验证的测试流程，而且能够套用到各种组件上。
UMC 65nm与40nm参考流程测试解决方案包括MBISTArchitect、BSDArchitect、TestKompress与YieldAssist产品。所有产品现在都正在供货中。