《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 设计应用 > 基于分配格理论的大规模线速组播交换系统
基于分配格理论的大规模线速组播交换系统
来源:电子技术应用2012年第11期
崔 凯1,李恪聃2,尘福兴1,朱鸷璞1,朱跃生1
1.北京大学深圳研究生院 深圳融合网络集成播控技术工程实验室 深圳市云计算关键技术和应用重点实验室,广东 深圳518055; 2.深圳市高级中学 高二国际一班,广东 深圳518040
摘要: 采用Altera公司的StratixIV系列FPGA芯片为平台,根据代数分配格理论,构造适合组播的排序结构;结合已建立的多路径自路由结构;最终构造出基于代数分配格的线速组播交换结构。同时,研究此结构应用于大规模组播交换的方法,并设计支持该结构的自路由组播线速扇出复制过程的带内信令机制和控制机制。
中图分类号: TP393
文献标识码: A
文章编号: 0258-7998(2012)11-0019-03
Large-scale wire-speed multicast switching fabric based on distributive lattice
Cui Kai1,Li Kedan2,Chen Fuxing1,Zhu Zhipu1,Zhu Yuesheng1
1.Shenzhen Eng. Lab of Converged Networks Technology, Shenzhen Key Lab of Cloud Computing Tech. & App., Shenzhen Graduate School of Peking University, Shenzhen 518055,China; 2.Class 1,Grade 2, International Division, Shenzhen Senior High School,Shenzhen 518040,China
Abstract: Using distributive lattice theory, a wire-speed multicast switching fabric based on a multi-path self-routing fabric structure is constructed which is implemented on the platform of an Altera StratixIV FPGA chip. Also, it is investigated how the structure is used in large scale multicast switching fabric,and the signaling system and control mechanism are designed to support the process of self-routing and wire-speed fan-out copy of multicast packets.
Key words : multicast switching fabric;distributive lattice;multi-path self-routing fabric structure;FPGA

    互联网已进入下一代网络时期,2010年Arbor公司与美国密西根大学的一份联合研究报告指出,视频服务已成为当今互联网主流[1]。

    视频流有一个典型特性——组播。组播可分为多次单播软件调度和硬件电路线速扇出拷贝两种方式。前者实时性差且无质量保证;而后者时延有保证,实现组播性能好。所以,能够支持硬件电路线速扇出拷贝的大规模组播路由交换结构是实现高质量组播的关键。
1 系统的理论基础
    系统核心分为两部分:一是基于群论的多路径自路由交换结构;二是基于代数分配格的排序单元。
1.1 多路径自路由交换结构
    参考文献[2]中构造了多路径自路由结构,该结构完全自路由[3],高度模块化。G为群组,M为群组数[4],通信的波动和突发性引起的分组丢失率会随G值增大而成指数趋势减小[5]。图1所示为一个M=16、G=8的交换结构。
1.2 支持线速组播的排序单元
    交换结构最小单元为2&times;2排序单元,如图2所示。该2&times;2排序单元可以按带内信令来实现自路由:10<00<11,具体控制方式如表1所示。
    基于分配格理论可以进一步定义?赘route={0-bound,1-bound,idle},则原来10<00<11的线性排序关系等价于:0-bound<idle<1-bound。
    当2&times;2排序单元应用于组播时,必须增加组播状态,如图3所示。
    基于支持线速组播的2&times;2排序单元定义的新带内信令和相应的交换控制方式如表2所示。

2 系统设计与分析
    使用Altera公司的StratixIV系列FPGA实现系统。系统规模为M=4、G=8,按照功能可分为数据路径系统与寄存器系统两大部分。
2.1 数据路径系统
    图4为数据路径系统的模块图,主要包含有7个子模块。分别是:
    (1)Sgmii_ethernet:系统与外部PHY芯片的接口模块;
    (2)Rx_queue:用于提取数据包长度等信息,生成切割模块头;
    (3)Lpm_lookup:进行路由查找表,生成lpm添加头;
    (4)Splitter:负责将数据包切割为等长的信元,并生成路由控制头和分组聚合头;
    (5)Multi-path Self-routing Fabric:负责交换网络,实现信元交换;
    (6)Reassemble:负责将到达信元重组为完整的数据包,并生成包起始标注头;
    (7)Tx_queue:负责将数据包发送至sgmii_ethernet模块,完成路由交换。

    数据包在系统中行进时,子模块要从数据包中提取信息生成相应的包头。新生成的包头将附在原数据包包头位置向后传递。系统还添加了2 bit的CTRL信号与数据信号并行传送,方便数据识别和处理。
2.2 寄存器系统
 寄存器系统主要功能为对各子模块进行功能配置以及读取子模块内部信号供调试。图5为寄存器系统构造图。

    寄存器系统采用流水线结构。寄存器间以特定接口串行连接。每个寄存器只响应自己的读写请求。相比于星形拓扑结构,简化了模块插入操作。
    寄存器系统基于Qsys平台搭建。使用Jtag_Avalon_Master_Bridge,基于Avalon总线规范为各子模块添加寄存器接口,实现了主机与各子模块间的数据交互。
3 系统真实组播流量测试
    测试环节使用 IXIA 400T网络测试仪。该测试仪支持10/100/1000 G以太网,具备多种流量发生和流量统计及捕获功能。
    图6为测试界面,此为0端口向4个端口发送组播包。目前系统已通过了功能测试,可实现组播、单播功能。下一步将进行更加复杂的测试以检验系统各方面性能。

 

 

    本文基于分配格理论构造了组播排序单元,并结合多路径自路由结构构造出线速组播交换系统。同时,在FPGA芯片上实现,并通过网络测试仪进行了真实流量测试。目前,系统整体规模还较小,距大规模实际应用还有一定距离。但通过本项目,加深了理论认识,熟悉了开发环境和流程,未来将向更大规模方向发展。
参考文献
[1] LABOVITZ C,JOHNSON S I,MCPHERSON D,et al.Internet inter-domain traffic[C].ACM SIGCOMM 2010,2010.
[2] Li Hui,He Wei,Chen Xi,et al.Multi-path self-routing switching structure by interconnection of multistage sorting concentrators[C].IEEE ChinaCom2007,2007.
[3] He Wei,Li Hui,Wang Bingrui,et al.Load-balanced multipath self-routing switching structure by concentrators[C]. IEEE ICC 2008,2008.
[4] 李挥,王秉睿,黄佳庆,等.负载均衡自路由交换结构[J]. 通信学报,2009,30(5):9-15.
[5] 李挥,林良敏,黄佳庆,等.具有最小缓存复杂度的负载均衡交换方法[J].电子学报,2009,37(11):2367-2372.

此内容为AET网站原创,未经授权禁止转载。