《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 新品快递 > GLOBALFOUNDRIES推出强化型55纳米CMOS逻辑制程采用ARM下一代存储器和逻辑IP,适合低电压应用

GLOBALFOUNDRIES推出强化型55纳米CMOS逻辑制程采用ARM下一代存储器和逻辑IP,适合低电压应用

“55nm LPe 1V”平台专为实现超低功耗,更低成本及更优设计灵活性而优化
2013-02-20
关键词: ARM 55nm LPe CMOS SOC

    GLOBALFOUNDRIES今日宣布将公司的55 奈米(nm) 低功耗强化型(LPe)制程技术平台进行了最新技术强化, 推出具备ARM公司合格的下一代存储器和逻辑IP解决方案的55nm LPe 1V 。“55nm LPe 1V”是业内首个且唯一支持ARM 1.0/1.2V物理IP库的强化型制程节点,使芯片设计人员能够在单一系统级芯片(SoC)中使用单一制程同时支持两个工作电压。

    GLOBALFOUNDRIES产品营销副总裁Bruce Kleinman表示:“‘55nm LPe 1V’的核心优势在于,一个设计库可同时适用于1.0伏电压及1.2伏电压的设计环境。这意味着设计人员可以在该平台上始终采用同一套设计规则和模型,无需增加额外光罩层数或特殊制程,在保证功耗效率和性能优化的同时节省了成本且提高了设计灵活性。”

    基于ARM的1.0V/1.2V标准单元和存储器编译器,GLOBALFOUNDRIES “55nm LPe 1V”能够帮助设计人员在速度、功耗和面积设计方面获得优化,特别有利于在设计SoC解决方案时面临功耗限制的设计人员。

   ARM为GLOBALFOUNDRIES先进的55纳米LPe制程提供了全面的8轨、9轨和12轨库的硅晶验证平台,以及高速、高密度存储器编译器。

   ARM公司物理IP部门营销副总裁John Heinlein博士表示:“1伏和1.2伏操作环境的结合,以及对逻辑电平转换的支持,可以提供低功耗、高性能和更小芯片面积的完美结合。与之前的解决方案相比,双电压特性及Artisan下一代存储器编译器架构减少了至少35%的动态功耗和静态功耗。”

    “55nm LPe 1V”尤其适用于大容量、电池供电的移动消费设备以及各种绿色节能产品。制程设计(PDK)和电子设计自动化(EDA)工具包现已面市,并提供多项目晶圆(MPW)服务。

    Artisan存储器提供了灵活的生产选择,被广泛应用于全世界数十亿产品。这些下一代存储器是更广泛的65纳米至20纳米Artisan物理IP平台的组成部分,其特性包括:可延长电池寿命的低电压和待机模式,可实现最快处理器速度的超高速缓存,以及可减少低成本SoC设计面积的专有设计工艺。

关于GLOBALFOUNDRIES

GLOBALFOUNDRIES是全球首家真正拥有国际生产技术经验且能够提供全方位服务的半导体晶圆代工厂商。自2009年3月成立后,公司非常迅速地发展成为全球规模最大的代工厂之一,为超过150家客户提供先进技术和制造工艺的独特结合。GLOBALFOUNDRIES在新加坡、德国和美国设有制造中心,是世界上唯一跨三大洲提供灵活且安全的制造能力的代工厂。公司拥有3个300mm晶圆厂和5个200mm晶圆厂,提供从主流到尖端的完整工艺技术。公司的主要研发和设计设施位于美国、欧洲和亚洲半导体活动枢纽附近,以便为其全球制造业务提供支持。GLOBALFOUNDRIES隶属于Advanced Technology Investment Company (ATIC)。欲了解更多信息,请访问:http://www.globalfoundries.com

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。