摘  要： 提出了一种可用于标准CMOS工艺下且具有二阶温度补偿电路的带隙基准源。所采用的PTAT2电流电路是利用了饱和区MOSFET的电流特性产生的，具有完全可以与标准CMOS工艺兼容的优点。针对在该工艺和电源电压下传统的启动电路难以启动的问题，引入了一个电阻，使其可以正常启动。基准核心电路中的共源共栅结构和串联BJT管有效地提高了电源抑制比，降低了温度系数。基于TSMC 0.35 μｍ CMOS工艺运用HSPICE软件进行了仿真验证。仿真结果表明，在3.3 V供电电压下，输出基准电压为1.225 4 V，温度系数为2.91×10-6V/℃，低频的电源抑制比高达96 dB，启动时间为7 μs。
关键词： CMOS带隙基准源；温度系数；电源抑制比

　带隙基准源通常是模拟混合电路设计中重要的组成模块，主要应用于存储器、模数／数模转换电路、电源管理、振荡器等电路中，为其提供高稳定性的参考电压，对系统的性能起着至关重要的作用。随着半导体技术的发展，尤其是系统集成（SoC）技术的发展，CMOS工艺[1-2]具有高集成度和低压、低功耗的优势，使得标准CMOS工艺下的带隙基准源得到了广泛的应用。研究和设计高性能的CMOS带隙基准源成为了现今集成电路设计中的一种发展趋势。
　本文设计CMOS带隙基准源时引入二阶温度补偿技术。采用了折叠式的共源共栅自偏置二级运放，核心电路运用双层PMOS管叠加结构，增大电路的PSRR。通过PNP管的串联，降低了失调电压对CMOS带隙基准源输出参考电压的影响。最后通过产生与温度成平方关系的PTAT2电流，在一阶温度补偿的基础上对基准源进行二阶温度补偿，最终降低了CMOS带隙基准源的温度系数。图1为带二阶温度补偿的CMOS带隙基准电压源的整体电路图。
1 带隙基准电路设计
1.1 二级运放与CMOS带隙基准核心电路
　如图1所示，整个二级运放[3]由M5~M20和R1~R3、C1构成。它在电路中用来钳制核心电路中两点的电位，从而产生对基准的一阶温度补偿。运放的第一级由M5~M18和R1、R2组成，M5、M6管作为运放的差分输入端，除了能够有效地抑制温漂，还能获得优良的噪声。电阻R1、R2可为运放的共源共栅管M11~M18提供偏置电压，同时折叠式共源共栅结构可有效地增大运放的增益。运放第二级由M19和M20组成。这种采用PMOS管输入电流源负载的共源输出级方式可以增大运放的输出电压摆幅。在两级之间串联了电容C1和电阻R3，对运放所产生的主次极点和零点进行偏移，使系统更加稳定。

　CMOS带隙基准的核心电路是由图1中Q1~Q5、M21~M30、R5、R6组成的，本文在传统Kuijk结构[4]单排PMOS管的基础上，新增加的M25~M28、M30的结构[5]可以有效地增大电路的PSRR。使用串联的PNP管结构[2]减小了由运放失配引起的失调电压VOS对输出带隙基准电压的影响。
根据放大器的虚短虚断[2]原理，传统Kuijk结构经过一阶温度补偿后输出基准电压为[4]：
　
　
1.2 带偏置电路的启动电路
　图1中的M1~M4和R4构成了偏置电路[2]，为M5提供偏置电压。在偏置电路中，M3的漏极存在一个“简并”偏置点的问题，为了解决这个问题，引入了启动电路。启动电路由M41、M42、M43、C2、R7构成，启动电路中M42与M43组成了一个反相器，由于电源电压过高，因此引入了一个电阻R7，有效地降低了M42的源极点的电位，从而保证了反相器能够正常工作。当电源刚上电时，对C2进行短暂的充电，反相器的输入信号为零时，则反相器输出为高电平，此时M41会导通并产生电流，整个电路导通；当整个电路启动完成后，反相器的输出为零，M41处于截止区，启动电路处于关断状态，不再作用于其他电路，启动过程结束。
1.3 IPTAT2产生电路
　在图1中，所设计的IPTAT2产生电路[7]是由M31~M40组成的，M31为其提供IPTAT，M32和M33通过设定管子的宽长比来为IPTAT2产生电路提供成比例的偏置电流，M32~M38和M40产生IPTAT2电路。工作于饱和区的MOSFET管的饱和电流可表示为[2]：

其中，μ为截流子的有效迁移率，Cox为单位面积栅氧化层电容，W为沟通宽度，L为沟道长度，VGS为棚极电压，VTH为阈值电压。根据式（5）和基尔霍夫电流定律，经过计算导出M38可以产生一个与温度成平方关系的IPTAT2，M38通过电流镜传送一定比例的电流至M39，可以通过调节管M32、M33、M38、M39的宽长比来调节IPTAT2电流的大小，再将M39的电流接至CMOS带隙基准电压源输出端，使得IPTAT与IPTAT2相加进行补偿，最终将温度系数尽可能地降至最低，达到二阶温度补偿的效果。
2 电路HSPICE仿真
　本文设计的CMOS带隙基准源电路采用TSMC 0.35 μｍ CMOS工艺，在3.3 V供电电压下，用HSPICE对本文提出的CMOS带隙基准电路进行仿真。图2所示为运放的仿真曲线。当共模电压为2 V、温度为25℃时，电路的直流开环增益为121 dB，单位增益带宽为18.4 MHz，相位裕度为60°。图3所示为当在电源端加一阶跃信号时电路的启动时间曲线，曲线表明，当电源从在0 μs的0 V变为10 μs的3.3 V时，电路的启动时间为7 μs。图4所示为电路的电源抑制比曲线，结果显示，温度为25℃时，在3.3 V的电源电压下，此电路的PSRR为96 dB。图5为一阶和二阶温度补偿曲线，结果显示，在3.3 V的电源电压下，温度从-20℃~120℃扫描，可计算出经过一阶温度补偿后的温度系数为10.92×10-6V/℃，经过二阶温度补偿后的温度系数为2.91×10-6V/℃。显然，经过二阶温度补偿后的温度系数有了大幅度的降低，提高了基准的稳定性。

　本文设计了一种产生PTAT2电流的二阶温度补偿CMOS带隙基准源电路，克服了传统二阶温度补偿不能与标准CMOS工艺兼容的问题。HSPICE仿真结果表明，在3.3 V电源电压下，电路具有较低的温度系数和较高的电源抑制比，作为基准源电路可应用于系统集成芯片（SoC）中。
参考文献
[1] 幸新鹏，李东梅，王志华.CMOS带隙基准源研究现状[J].微电子学，2008，38（1）：58-63.
[2] 毕查德·拉扎维.模拟CMOS集成电路设计[M].陈贵灿，程军，张瑞智，译.西安：西安交通大学出版社，2003.
[3] 朱治鼎，彭晓宏，吕本强，等.高性能折叠式共源共栅运算放大器[J].微电子学，2012，42（2）：146-149.
[4] KUJIK K E. A precision reference voltage source[J]. IEEE J. of Solid-State Circuits， 1973，8（3）：222-226.
[5] 李新，洪婷，高加亭.高精度低温度系数带隙基准电压源的设计[J].微处理机，2009，30（5）：13-15.
[6] RINCON-MORA G A. Voltage references from Diodes to precision high-order bandgap circuits[C]. IEEE Press， Wiley Interscience， 2002.
[7] 李沁莲.基于衬底驱动的CMOS带隙基准电压源的分析与设计[D].成都：西南交通大学，2011.