联华电子与ASIC设计服务领导厂商智原科技今日(12日)共同发表，在联电55纳米低功耗嵌入式闪存(embedded flash, eFlash)制程的基础硅智财组件库（cell library）、内存编译程序（memory compiler），以及关键接口IP等。这套完整的55纳米eFlash解决方案可同时满足市场对低功耗与高密度的设计需求，尤其适用于各种物联网(IoT, Internet of Things)与穿戴装置(wearable devices)等应用。

    对于需要长时间待机的电子装置，为了延长电池续航力，低功耗的设计是首要门坎。为了满足这样的需求，智原透过低漏电内存周边的优化设计，将内存编译程序的功耗大幅降低，甚至在待机模式(stand-by mode)时，降低幅度达70%以上。功能强大的I/O组件库在数字与模拟接口都有提供，并有一套与5.0伏特接口兼容的高压I/O组件库可供选择。这些IO组件库都是采用联电高临界电压HVT(high threshold voltage)的核心组件所设计完成， 以达到降低漏电的功能。除了基础IP之外，智原也开发完成了一些关键接口IP，包含采HVT设计的低功耗USB 2.0 OTG PHY，在闲置状态(idle mode)下，相较于传统方法所设计出的OTG PHY，大幅降低了65%的功耗。

    智原科技市场处处长暨发言人颜昌盛表示：「针对低功耗的应用产品，智原从0.18微米、0.11微米、到现在的55纳米eFlash制程，与联电始终保持非常密切的合作关系，以建构强大的解决方案平台，提供客户采用。智原奠基于长期以来所累积的IP开发实力以及对联电制程的熟悉度，所以这次得以推出大幅降低功耗的硅智财。而随着这项重大里程碑的达成，以及智原与联电的持续合作，相信双方的客户都将能在最短的时间内，攫取物联网市场的新兴商机。」

    联华电子硅智财研发暨设计支持资深处长林世钦表示：「联华电子持续致力于扩大我们在IP数据库上的建构，以带给物联网芯片设计人员更满意的低功耗效益。我们的55纳米低功耗SST eFlash技术是一个已经被广泛采用、有强大IP与设计资源投入、可供量产的制程。很高兴能有智原加入联电55纳米制程平台的解决方案，协助客户进一步扩展功耗导向的应用市场商机。联华电子期待能和智原有更进一步的合作，以满足未来需求。」

    智原的完整55纳米低功耗SST eFlash IP包含有标准组件库、内存编译程序、可编程 diffusion ROM、Via ROM、IO组件以及低功耗USB 2.0 OTG PHY等。而因应不同需求，有包含7轨的miniLib™、8轨的通用型组件库，以及12轨的UHS-Lib™ 可供选择。同时，全系列也都搭载了PowerSlash、多种电压Vt组件等低功耗管理机制所需的组件库。