高速FPGA的PCB设计指导-----线路设计
2015-04-23
线路设计是电路板设计中的一个关键因素。本章提供通用的线路设计指导以及包括StratixTMGX开发板示例在内的设计示例。
对于特定的Altera器件的线路设计信息，请登陆www.altera.com并参考特定器件的设计指导。
1.1 设计指导
差分对的阻抗由下面所列阻抗确定：
l 每条接地线的阻抗
l 由于两条线的耦合产生的阻抗，感性的和容性的。
差分对应选择紧耦合方式布线。宽线可以减小金属内的电阻损耗，因此应使用设计允许的最大线宽。差分对边缘到边缘之间的距离至少应是线宽的3倍（3W），这样可以降低串扰。为获得最好的效果，该设计应该使用2D电磁场解算器（field solver）来验证，并且应该对场进行分析。Altera应用通过仿真来提供帮助。
1.1.1 设计示例1
设计示例1的配置为一条均匀的带状线，参考平面，信号和另一个参考平面。图28为两个取样差分信号对，它们的RLGC参数利用2D电磁场解算器（field solver）来提取。这两个差分对并行传输，间距为3W。
图28 两个差分对并行传输
该例中线路的量纲见表1所列。
进行模拟时使用的RLGC参数如下：
l + Lo = 3.56013914223368e-007 5.36184274667006e-009 3.563779234163063e-007
l + Co = 1.339953702128462e-010 -2.02513540100207e-012 1.339283788059507e-010
l + Ro = 7.71501953506781 0.07953628386667984 7.71501953506804
l + Rs = 0.001551635604701119 1.982986965540932e-005 0.001501872172761996
l + Gd = 1.266487562542408e-011 -1.886481164851002e-013 1.264473093423482e-011
此处：
Lo为特征电感
Co为特征电容
Ro为特征电阻
RS为趋肤效应的电阻
Gd为分流电导
下面，我们使用趋肤效应的电阻和电感图来验证变量W。
图29所示的趋肤电阻图显示了两个差分对的对称曲线，每条线的阻抗以同等程度增加。图29的电感图显示电感值在GHz区域变为水平，从而验证了W模型。
图29 趋肤电阻和电感
图30显示了以3.125Gbps传输的1V差分信号以及在较近和较远线路上的差分信号的串扰。
图30 设计示例1的串扰分析
在该设计中，串扰相当低。这两个差分对之间的距离（如果保持在4W内）也对性能的提高有所帮助。在一条线路上的串扰比在另一条上高得多，这就是为什么紧耦合配置的性能会更好。串扰是共模信号。在该例中，线路是松耦合。
1.1.2 设计示例2
该设计示例的配置为Altera的Stratix GX开发板，参考平面，分析信号层，另一个信号层，以及另一个参考平面。在该例中，两个间距为4W的差分对并行传输。图31为两个取样差分对。
图31两个并行传输的差分对
该例中线路的量纲见表2所列。
进行模拟时使用的RLGC参数如下：
l + Lo = 3.409401825607018e-007 5.501449141453253e-009 3.411299966934827e-007
l + Co = 1.402335722941969e-010 -2.269774507704326e-012 1.402148942746481e-010
l + Ro = 7.715019535067469 0.0795362838666642 7.715019535068349
l + Rs = 0.001607898658567327 2.580280598723906e-005 0.001558791954817931
l + Gd = 1.327358599905988e-011 -2.15902867236468e-013 1.329113742424896e-011
此处：
Lo为特征电感
Co为特征电容
Ro为特征电阻
RS为趋肤效应的电阻
Gd为分流电导
图32的趋肤电阻图显示了两个差分对的对称曲线，该图表明阻抗线性增加。电感图显示电感值在GHz区域变为水平。
图32 趋肤电阻和电感图
图33为以3.125Gbps传输的1.0V差分信号，以及在较近和较远线路上的差分信号的串扰。
图33设计示例2的串扰分析
图33为原始的1.0V差分信号以及离该差分对较近和较远线路上的串扰。串扰非常小（在微伏范围内）。应该保持差分对的间距为4W，这样耦合量才非常小。但在设计示例1中，保持差分对的间距为3W时也非常有效。
1.2 配置选项
在电路板上采用带状线配置与采用微带线配置相比，高速信号应用的性能会更好。带状线电路板配置提供更好的电路板辐射保护。在设计时可以使用不同类型的差分带状线配置（例如，宽边耦合或边缘耦合）
采用带状线电路板配置时，你可以采用多种配置来组织电路板层。例如，你可以使用以下配置：
l 宽边耦合：参考平面，信号层，另一个信号层，以及后面的另一个参考平面。
l 边缘耦合：参考平面，信号层，以及另一个参考平面
你可以利用提取的RLGC参数进行模拟来比较这两种配置的性能。
3.125Gbps信号通过这两种配置进行传输。图34表明损耗相同。变量W扩大到9英寸，因而每条线9英寸长。图34显示了这两种配置在传输线之后的信号。
图34配置选项A和B的损耗
1.2.1 相移最小化
为了避免相移，应确保差分对的两条线等长。如果在这两条线之间存在相移并且如果这两条线是松耦合，则线路可以按图35所示设计。为了控制线路长度，这两条线一起分开，一起回来。由于它们是松耦合的，阻抗只稍微受点影响。
图35 蛇行线上的45°转向
在使用蛇行线时，应使用45°走线（见图35）。图36为另一个使用蛇行线的例子，但在使用图36中的设计时，需确保相邻线之间没有耦合。将蛇行线用于高速应用时，在任意点处都应避免平行走线。见图35中的示例。
图36 蛇行线示例
图37为紧耦合差分对的相移控制。由于线路是紧耦合的，当线路分开然后回来时阻抗发生了变化。在紧耦合差分对中，相移匹配管脚电平端实现。
图37 紧耦合差分对中的偏移控制
在相邻信号层上设计线路时，这些线路不应该相互交叉，除非它们几乎是垂直的。相邻信号层上的平行线将在线路间产生耦合。
1.2.2 高速信号的参考平面
与高速信号（200MHz或更高）相关的线路应该与地平面而不是电源平面参考。不管设计中内置的去耦合到何种程度，电源平面的噪音始终比地平面更多。参考电源平面会在高速信号上引入噪音。
高速信号的线路设计示例使用Stratix GX开发板。图38为电路板层分布。信号从层1（即微带线）开始，传输大约0.5英寸然后通过一个导通孔下到层13。在层13，信号又传输1.5英寸然后通过另一个导通孔返回到顶层，到SMA连接器。
图38 Stratix GX电路板层配置
图39为传输路径的TDR。由过孔引入的容性不连续为0.7pF。由SMA连接器引入的容性不连续为1.196pF。带状线设计为50Ω单端，但在生产过程中，产生了一些误差。电路板上的阻抗上升到56Ω。阻抗的不连续引起了反射。图39显示了：
l 差分对中其中一条线的TDR
l 差分对采用松耦合
l 两条线间几乎没有耦合
l 导通孔
l 93mil厚的电路板
l 1/2oz厚和5mil宽的信号，间距为15mil
l 电介质为FR4（εr＝4.25）
图39 传输路径的TDR
3.125Gbps（Stratix GX高速I/O）信号通过图39中的线路发送。振幅设置为1,000mV（VOD）。图40为从采样示波器上获得的合成信号。合成信号呈现矩形，上升时间非常陡，反射也非常小。但如果56Ω电阻下降到50Ω，信号看起来会更好。
图40 眼图，3.125Gbps，VOD=1,000mV
图41为振幅增加到最大的相同信号（即，VOD＝1,600mV，预增强没有使能）。
图41 眼图，3.125Gbps，VOD=1,600mV
在设计线路时，应尽量减少传输线上元件的数量。如果这些元件是必需的，则选择会引起最少的不连续量的元件。