《电子技术应用》
您所在的位置:首页 > 嵌入式技术 > 业界动态 > PCB文件PROTEL到ALLEGRO的转换技巧

PCB文件PROTEL到ALLEGRO的转换技巧

2015-09-23
  1. Protel 原理图到Cadence Design Systems, Inc. Capture CIS
      在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。
      注意事项:
      1) Protel DXP在输出Capture DSN文件的时候,没有输出封装信息,在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息,这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性,以及Cadence在封装命名上的限制。我们在Capture中给元件添加封装信息时,要考虑到这些命名的改变。
      2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失,需要在Capture中使用库编辑的方法添加上来。
      3) 在层次化设计中,模块之间连接的总线需要在Capture中命名。
      4) 对于一个封装中有多个部分的器件,要注意修改其位号。
      基本上注意到上述几点,借助Protel DXP,可以将Protel的原理图转化到Capture中。进一步推广,这也为现有的Protel原理图符号库转化到Capture提供了一个途径。
      2. Protel 封装库的转化
      长期使用Protel作PCB设计,我们总会积累一个庞大的经过实践检验的Protel封装库,当设计平台转换时,如何保留这个封装库总是令人头痛。这里,我们将使用Orcad Layout,和免费的Cadence工具Layout2Allegro来完成这项工作。
      1) 在Protel中将PCB封装放置到一张空的PCB中,并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来;
      2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;
      3) 使用Layout2Allegro将生成的Layout MAX文件转化为Allegro的BRD文件;
      4) 接下来,我们使用Allegro的Export功能将封装库,焊盘库输出出来,就完成了Protel封装库到Allegro转化。
      3. Protel PCB到Allegro的转化
      有了前面两步的基础,我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程,我们将在Allegro中重现Protel PCB的布局和布线。
      1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中,作为我们重现工作的起点;
      2) 首先,我们要重现器件布局。在Protel中输出Place & Pick文件,这个文件中包含了完整的器件位置,旋转角度和放置层的信息。我们通过简单的手工修改,就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件,我们就可以得到布局了。
      3) 布线信息的恢复,要使用Specctra作为桥梁。从Protel中输出包含布线信息的Specctra DSN文件。
      4) Protel中的层命名与Allegro中有所区别,要注意使用文本编辑器作适当的修改。
      5) 注意在Specctra中查看过孔的定义,并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息,可以使用session, wires, 和route文件,建议使用route文件,然后将布线信息导入到我们以及重现布局的Allegro PCB中,就完成了我们从Protel PCB到Allegro BRD的转化工作。
      Protel到Allegro转化的方法
      在这过程当中碰到的问题大致可分为两种:一是设计不很复杂,设计师只想借助Cadence CCT的强大自动布线功能完成布线工作;二是设计复杂,设计师需要借助信噪分析工具来对设计进行信噪仿真,设置线网的布线拓扑结构等工作。
      对于第一种情况,要做的转化工作比较简单,可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况,要做的工作相对复杂一些,下面将这种转化的方法作一简单的介绍。
      Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件,而Allegro可以读入合乎其要求的第三方网表,Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求,这样就可以将Protel文件注入Allegro。
      首先,Allegro第三方网表在$PACKAGE段不允许有“.”;其次,在Protel中,我们用BasName[0:N]的形式表示总线,用BasName[x]表示总线中的一根信号,Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX,读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。

  2.   Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件,它的格式如下:
      Package: package type
      Class: classtype
      Pincount: total pinnumber
      Pinused: ...
      其中常用的是PACKAGE,CLASS,PINCOUNT这几项。PACKAGE描述了器件的封装,但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型,以便信噪分折,Cadence将器件分为IC,IO,DISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件,Device.txt文件中包含有这三项就足够了。
      有了第三方网表和设备描述文件,我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中,接下来,设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。
      如果已经在Protel作了PCB布局的工作,Allegro的script功能可以将Protcl中的布局在Allegro中重现出来。在Protel中,设计师可以输出一个Place & Pick文件,这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息,可以通过这个文件很方便的生成一个Allegro的script文件,在Allegro中执行这个script就能够重现Protel中的布局了,下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码,笔者使用这段代码,仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。
      FILE *fp1, *fp2;
      ::AfxMessageBox("hello");
      fp1=fopen("pick.txt", "rt");
      if (fp1==NULL) ::AfxMessageBox("Can not open the file!!!");
      fp2=fopen("place.txt","wt");
      if (fp2==NULL) ::AfxMessageBox("Can not create the file!!!");
      char refdes[5], Pattern[5];
      float midx,midy,refx,refy,padx,pady,rotation;
      char tb[1];
      char tmp='"';
      fprintf(fp2,"%sn", "# Allegro script");
      fprintf(fp2,"%sn", "version 13.6");
      fprintf(fp2,"%sn", "place refdes");
      while (!feof(fp1)) {
      fscanf(fp1,"%s", refdes);
      fscanf(fp1,"%s", Pattern);
      fscanf(fp1,"%f", &midx);
      fscanf(fp1,"%f", &midy);
      fscanf(fp1,"%f", &refx);
      fscanf(fp1,"%f", &refy);
      fscanf(fp1,"%f", &padx);
      fscanf(fp1,"%f", &pady);
      fscanf(fp1,"%s", tb);
      fscanf(fp1,"%f", &rotation);
      fprintf(fp2, "fillin %c%s%c n",tmp,refdes,tmp);
      if (rotation!=0) {
      fprintf(fp2, "rotaten");
      fprintf(fp2, "iangle %fn", rotation);
      };
      char yy=tb[0];
      if (yy!='T') fprintf(fp2, "pop mirrorn");
      fprintf(fp2, "pick %f %f n", padx,pady);
      fprintf(fp2, "next n");
      };
      fprintf(fp2, "done");
      fclose(fp1);
      fclose(fp2);