星载65 nm抗辐射GNSS接收机ASIC的SEFI实验方法-AET-电子技术应用

星载65 nm抗辐射GNSS接收机ASIC的SEFI实验方法

2017年电子技术应用第1期

李梦良，乐立鹏，张建军，郑宏超

中国航天电子技术研究院772所，北京100076

摘要： 在抗辐射GNSS接收机的研发过程中，由于Xilinx 600万门FPGA在轨单粒子翻转（Single Event Upset，SEU）效应严重，而自主研发抗辐射GNSS接收机ASIC是最有效的解决办法。以航天五院重点型号项目“XX-2”项目为依托，在国内首次采用65 nm抗辐射工艺，用单个ASIC芯片实现了1 200万门规模的星载抗辐射GNSS接收机ASIC。但是，对此款新工艺/大规模/功能复杂的ASIC芯片进行单粒子功能中断测定是一个难题。通过在FPGA上模拟GNSS数字中频信号和DSP配置输入，然后由芯片的EMIF接口实时读取芯片内部关键数据来进行SEU/ SEFI的判断，并设计了SEFI判断准则和相应的辐照实验实现方案。

关键词： GNSS接收机 EMIF接口辐照实验单粒子功能中断SEFI

中图分类号： TN492
文献标识码： A
DOI：10.16157/j.issn.0258-7998.2017.01.014
中文引用格式： 李梦良，乐立鹏，张建军，等. 星载65 nm抗辐射GNSS接收机ASIC的SEFI实验方法[J].电子技术应用，2017，43(1)：53-56，59.
英文引用格式： Li Mengliang，Yue Lipeng，Zhang Jianjun，et al. The SEFI test method of 65 nm radiation-hardened on-board GNSS receiver ASIC[J].Application of Electronic Technique，2017，43(1)：53-56，59.

The SEFI test method of 65 nm radiation-hardened on-board GNSS receiver ASIC

Li Mengliang，Yue Lipeng，Zhang Jianjun，Zheng Hongchao

772 Research Institution，China Space Electronic Technology Academy，Beijing 100076，China

Abstract： Since the serious single event upset(SEU) effect of Xilinx 6 million gates FPGA in orbit, a self-reliance radiation-hardened GNSS receiver ASIC is the most efficient way when developing the radiation-hardened GNSS receiver. Based on the key project “XX-2” of the CAST, the on-board radiation-hardened GNSS receiver ASIC of 12 million gates is implemented with the 65 nm radiation-hardened cells on the single chip, which is the first domestic 65 nm radiation-hardened ASIC. However, the single event function interruption(SEFI) measurement is a problem for this new, large scale, function complex ASIC. By simulating the GNSS digital IF signal input and the DSP configuration data, some important data that decides SEU/SEFI is read out through the EMIF interface. This paper also designs SEFI decision principles and the corresponding radiation test scheme.

Key words : GNSS receiver；EMIF interface；radiation test；SEFI

0 引言

全球导航卫星系统(Global Navigation Satellite System，GNSS)是所有卫星导航系统的统称，包括美国的GPS、中国的北斗、俄罗斯的格洛纳斯以及欧盟的伽利略，它是面向全球的，利用其中一个或者多个系统的无线电导航信号，为空间和地面用户提供定位、定时、测距、导航等服务。随着全球导航卫星系统及其相关产业的不断发展，GNSS技术得到了越来越广泛的应用，而随之不断提升的是用户对于GNSS终端性能的要求，特别是功耗、性能、体积方面的需求日益苛刻，对国产器件提出了新的挑战。

星载抗辐射GNSS接收机ASIC芯片是GNSS接收机小型化、低功耗与国产化的关键。随着制造工艺的提高，ASIC的规模越来越大，功能越来越复杂，极限频率也逐渐升高；但是与此同时ASIC的特征尺寸越来越小，栅长度、节点尺寸、深度、氧化层的厚度等都相应减小，PN结临界电荷也大幅下降，更高的频率、更低的工作电压都使得ASIC对单粒子效应（Single Event Effect，SEE）更加敏感^[1]。轨道环境中充满了来自宇宙的各种高能离子——质子/电子/α离子/重离子/γ射线等，它们所带来的SEE严重影响空间器件的可靠性。因此，在星载抗辐射GNSS接收机ASIC研制过程中，空间器件的可靠性设计，尤其是抗辐射加固设计与验证尤为重要。

在验证抗辐射加固器件的可靠性时，对于SEFI的检测往往比较困难。因为不同的ASIC其功能不一样，没有统一的判定方法。为此，本文根据产品设计功能和性能指标要求，设计了一种针对65 nm星载抗辐射GNSS接收机ASIC的SEFI实验方法。

1 设计原理

1.1 芯片工作原理

星载抗辐射GNSS接收机ASIC在国内首次采用65 nm七层金属的硅栅CMOS工艺，抗辐射标准单元设计，包含SRAM 结构，主要完成导航信号的前置低通滤波、伪码/载波捕获、伪码/载波剥离与相干积分、时钟/同步信号等脉冲产生、串口通信等功能，为GNSS信号控制解算数字信号处理器(Digital Signal Processor，DSP)提供GNSS中频信号的载波和伪码观测量，为其他芯片输出同步时钟脉冲。芯片兼容北斗和GPS导航信号，内部包含：一个GPS L1C/A信号捕获引擎和一个北斗B1I信号捕获引擎，16个北斗双频跟踪通道(B1I和B3I)，16个GPS双频通道(L1C/A和L2C/L2P)。外部DSP可以通过外部存储器接口(External Memory Interface，EMIF)对芯片进行参数配置，使得ASIC芯片的应用变得更加灵活。星载抗辐射GNSS接收机ASIC芯片结构框图如图1所示。

1.2 测试输入信号

根据1.1小节对芯片功能的描述，如果要让ASIC正常工作，必须输入的激励信号包括：GPS L1C/A数字中频信号、GPS L2C数字中频信号、L2P数字中频信号、B1I数字中频信号、B3I数字中频信号、全局配置信号(包括AD通道选择)、RS422/RS232配置信号、时钟配置信息、LVDS接口和前置低通滤波配置参数、捕获/跟踪引擎初始化参数。参数和控制寄存器的配置主要是通过EMIF接口，对ASIC内部相应的D触发器或者SRAM写入相应的信息实现的，实现方法相对简单并且统一。为了能够对ASIC芯片的核心功能——捕获和跟踪性能进行长时间的实时测试，芯片外部就需要产生5种模拟的数字中频信号，分4路进入芯片内部进行处理。但是，实际上在某个参数条件下，一个跟踪通道或者捕获引擎只能对4路当中的一路进行处理。不失一般性，这里可以选择第0路的5种数字中频信号作为芯片输入，并将芯片内部所有跟踪和捕获引擎配置为处理第0路输入的模式。这5种数字中频输入由FPGA实时发生，产生算法参考文献[2-4]，并连续不断地送给待测芯片。

1.3 芯片内部配置

对芯片内部控制寄存器和数据SRAM的配置，主要是通过EMIF接口来实现的。EMIF接口可以对芯片内部多个寄存器和SRAM的配置，写入时序如图2所示。图中CS是片选使能信号，WE为写入使能，ADDR为15位地址总线，DB是32位数据总线，使能信号均为低电平有效。为了保证写入数据的正确性，CS使能有效时间应该宽于WE，避免写入数据失败。

1.4 数据判读

对于芯片内部数据的读取，仍然通过EMIF接口进行。通过对芯片内部不同地址的寄存器组的读取，可以获知当前芯片的工作状态，特别是捕获和跟踪通道的输出数据是否因为单粒子效应而发生了异常。图3给出了EMIF接口的数据读取时序图，其中OE是EMIF接口的输出使能信号，低有效。此时，32位数据总线DB作为ASIC芯片的输出，将会有一定的时延T_o，T_o可能会有2-3个时钟周期。

在没有辐照的条件下，两片相同的ASIC芯片如果输入相同，那么输出也应该是一样的。在单粒子试验中，用两片相同的ASIC芯片A和B，给A/B两个芯片输入相同的激励。然后，用辐照源照射A芯片，同时读取A/B两个芯片的输出数据。设A片输出为yA，B片输出为yB，则：

(1)若|yA|不等于|yB|，那么必定发生SEU事件；

(2)若|yA|>2|yB|或者|yA|<|yB|/2，且3秒内无法恢复，则发生一次SEFI。

2 实现方案

星载抗辐射GNSS接收机ASIC芯片单粒子实验电路采用一片Altera公司的Cyclone IV系列FPGA进行激励信号产生以及芯片输出判读，当发生一次SEU或SEFI时，相应计数器值加一；SEU和SEFI的次数计数值通过FPGA的RS232接口发送给上位机；两片相同的ASIC样片分别作为实验片A和参考片B，整个实验用PCB板电路连接如图4所示。对于芯片而言，在正常工作时，可测性测试模式的控制端tst_rst和tst_set需要接3.3 V高电平。

在FPGA复位以后，FPGA给芯片A/B以及FPGA内的测试激励生成部分提供时钟clk_in和复位信号GlbRst，复位完成后，测试系统运行过程如下：

(1)FPGA配置两个芯片的全局控制信号，包括时钟同步脉冲、捕获/跟踪通道选择、RS422与RS232接口参数配置、LVDS接口参数配置、前置FIR滤波器系数配置；

(2)B1I捕获引擎参数寄存器配置，本地伪码存储SRAM配置；

(3)B1I/B3I跟踪通道参数寄存器配置，本地伪码存储SRAM配置；

(4)L1C/A捕获引擎参数寄存器配置，本地伪码存储SRAM配置；

(5)L1C/A跟踪通道参数寄存器配置；

(6)L2C和L2P跟踪通道参数寄存器配置；

(7)使能芯片所有捕获跟踪通道，开始进入工作状态；

(8)FPGA开始持续发送B1I/B3I/L1CA/L2P/L2C数字中频输入；

(9)FPGA每隔1.3 ms(系统时钟61 MHz)读取一次芯片A/B的所有通道的捕获和跟踪结果，并依照1.3小节所述判据进行判别；

(10)FPGA每读10轮，则同时对芯片A/B的捕获引擎进行一次初始化。

3 全功能SEFI实验测定

星载抗辐射GNSS接收机ASIC单粒子辐照实验电路板模拟了芯片在用户单机上的全功能工作状态，这保证了SEFI实验结果的可靠度，实验电路板实物图如图5所示，左边是底视图，右边为顶视图。

整个测试系统由星载抗辐射GNSS接收机ASIC单粒子辐照实验电路板、电源控制模块、多用表、路由器、安捷伦程控电源和两台笔记本PC机(PC1和PC2)组成。被测器件(芯片A/B)置于实验电路板上，实验电路板放在粒子加速器装置上进行辐照实验；实验电路板通过串口与电源控制器以及PC1连接；程控电源、多用表、路由器通过网线与PC1相连；PC1控制电源设备、多用表、电源控制器和实验电路板上的FPGA以及接收实验电路板通过串口传送来的信息；通过串联多用表来检测被测器件的工作电流，当发生单粒子栓锁事件时，程控电源可自动断电；PC2通过网线与试验室内的PC1相连并远程控制PC1；电源控制模块通过USB数据线与PC1连接。系统连接图如图6所示。

单粒子功能中断测试时，电路工作频率61.38 MHz或20 MHz，若SEFI功能中断数达到规定值，或离子总注量达到10⁷粒子/cm²(以先到者为准)，则停止辐照，变换试验粒子，继续进行辐照实验。

采用上述测试方案，通过辐照实验，实际测得单粒子翻转(SEU)阈值≥15 MeV·cm²/mg，单粒子锁定(SEL)阈值≥91 MeV·cm²/mg，单粒子功能中断(SEFI)错误率：GEO轨道优于5×10^-5次/天·器件，满足指标要求。

4 结论

本文所述辐照实验方案电路简单可靠，易于实现，不需要复杂的单机运行设备就可以让芯片正确地运行在全功能状态，大大简化了SEFI实验的复杂度，缩短了产品研发周期。实验证明：国内首款星载65 nm抗辐射加固GNSS接收机基带处理ASIC 芯片功能/性能满足用户设计预期，SEFI错误率满足指标要求。

参考文献

[1] 邢克飞.星载信号处理平台单粒子效应检测与加固技术研究[D].长沙：国防科学技术大学，2007.

[2] 谢刚．全球导航卫星系统原理[M]．北京：电子工业出版社，2013.

[3] 北斗卫星导航系统空间信号接口控制文件(2.0版).[EB/OL].[2013-12].www.beidou.gov.cn.

[4] Lu Hui，Niu Ruiyao.Generation method of GPS L1C codes based on quadratic reciprocity law[J].Journal of Systems Engineering and Electronics，2013，24(2)：189-195.

作者信息:

李梦良，乐立鹏，张建军，郑宏超

(中国航天电子技术研究院772所，北京100076)

原创声明：此内容为AET网站原创，未经授权禁止转载。

相关内容