《电子技术应用》

22nm工艺上演三强争霸Bulk/FD-SOI/FinFET各有大哥支持

28nm节点停留了很长时间,22nm是28nm的缩小版

semiengineering 2017/5/1 10:09:00

编者按:28nm及以上节点的许多代工客户正在开发新的芯片,并正在探索迁移到16nm/14nm及更高级节点的方法。但在大多数情况下,这些公司因为无法承受高级节点高昂的IC设计成本而陷入困境。为了满足市场上的潜在差距,GlobalFoundries、英特尔和台积电正在开发以22nm为目标的新工艺。从表面上看,22nm可实现比28nm更快的芯片,并且开发成本比16nm/14nm更低廉。

 

时间会告诉我们22nm是否会成为28nm这样的受欢迎的节点,或仅仅是一个商机而已,但它确实为代工客户提供了一些新的选择。实际上,独立的代工厂商、客户可以选择三种不同的22nm技术——bulk CMOS,FD-SOI和finFETs。 

例如,在FD-SOI领域,GlobalFoundries正在为客户准备先前发布的22nm FD-SOI技术。同时,台积电近日公布了全新的22nm平面bulk工艺。随后,英特尔推出了一款全新的低功耗版本的22nm finFET技术。 

然而,22nm可能不适合所有人。像以前一样,客户可以保持在28nm以上,或者跳过22nm,直接转移到16nm/14nm或更高级的节点。 

总而言之,并不存在适合所有应用的流程。每个代工客户对于给定的IC设计都有不同的要求。他们的决定归结为几个指标,例如功率、性能、尺寸、进度,以及成本(PPASC)。 

Coventor首席技术官David Fried表示:“是否将产品推进到FD-SOI、finFET(或bulk CMOS)的判断取决于产品特性。有些场合的产品适合FD-SOI,有些场合的产品适合finFET(或bulk CMOS)。” 

为了帮助代工客户在市场上找到合适的选择,Semiconductor Engineering已经瞄准了22nm的各种选择,包括FD-SOI,bulk CMOS和finFET。

 

为什么是22nm?

不久前,芯片客户只是追随节点进步,围绕每个节点技术开发产品。但是今天,继续走这条道路的客户已经不多,特别是在引领市场的工艺从传统的平面工艺转移到了16nm/14nm及更高级节点的finFET之后,能进入新工艺的客户更少了。 

开发最先进节点芯片的公司需要有前沿工艺的性能优势。然而通常来讲,模拟、混合信号、RF以及相关技术并不需要高级节点。 

28nm及以上的需求依然强劲。截止2016年底,联华电子晶圆厂的28nm和40nm的产能利用率都达到了90%以上,200mm接近100%。联华电子首席执行官Po Wen Yen在最近的电话会议上表示:“40nm依然很强势。” 

一般来说,由于正常的季节性问题,28nm的需求预计将在第一季度下滑,但会在今年晚些时候反弹。联华电子本身并没有就22nm发表任何公告。联华电子正在出货28nm,并开始增加14nm finFET。此外,GlobalFoundries、三星和台积电还提供28nm以及16nm/14nm。 

许多代工客户希望转移到高级节点,但他们无法找到这样做的理由。IC设计成本和风险太高。根据Gartner的说法,16nm/14nm芯片的平均设计成本约为8000万美元,而28nm平面器件的平均设计成本为3000万美元。据该公司称,设计一个7nm芯片要花费2.71亿美元。

市场研究公司国际企业战略(IBS)认为,要获得足够的投资回报,芯片必须创造比设计成本高出10倍的销售额。 

由于成本以及其他原因,很少的客户可以承担得起向高级节点转移。据IBS报道,事实上,28nm及以上的晶圆厂约有300家,而10nm/7nm的晶圆厂则只有10家左右。当然,像苹果和高通这样的业界领先的代工客户为代工厂创造了巨大的市场容量。 

IBS首席执行官Handel Jones说:“如果您可以承受1亿美元或更多的设计费用,那么您可以转移到7nm。但是许多设计做不到这样。另一个关键因素是低功耗,16nm finFET可以为您提供低功耗,但设计困难。而且有成本溢价。” 

总之,28nm平面节点已经成为许多业内人员的最佳选择,因为它将性能、功率、尺寸、以及成本(PPASC)平衡地结合在了一起。事实上,尽管28nm已经推出了好几年,但它仍将持续一段时间。据IBS预计,到2025年,28nm工艺带来的收入将从现在的100亿美元增长到140亿美元。 

未来,许多客户将最终停留在28nm及以上。资金更充足的人可能会移动到16nm/14nm及更高级节点。

 那么,有一些客户想要获得性能提升,但无法承受16nm/14nm的价格,他们还有一个选择,那就是22nm。Jones说:“28nm节点停留了很长时间。22nm是28nm的缩小版。您可以看到在性能和面积方面的提升,但(在28nm和22nm之间)没有明显的晶圆成本。” 

因此,22nm是有意义的,虽然有人有不同的看法。Gartner分析师Samuel Wang说:“我不相信22nm会受欢迎。现在在成熟的28nm节点上有更多的选择。另外,28nm的晶圆价格很低。”

22nm的第一个玩家,GlobalFoundries的FD-SOI
无论如何,为了防止市场突然发力,客户必须关注22nm选项。进入22nm的第一个玩家是GlobalFoundries,近两年前,他宣布推出了22nm的FD-SOI技术。有一段时间,三星推出了28nm的FD-SOI。
FD-SOI与传统的bulk CMOS不同。例如,在bulk CMOS逻辑中,硅芯片制造商开发未加工的芯片。然后在衬底上生长薄的外延层,产生外延片。
相比之下,SOI涉及到由Soitec开发的Smart Cut工艺过程。该工艺过程从两个硅片(A和B)开始。第一个芯片(A)在顶部氧化,产生二氧化硅绝缘层。


 gate3.jpg

图1:Smart Cut工艺 (来源:Soitec)

然后,使用离子注入机将氢离子注入顶层。这反过来又在氧化物下面形成了一个弱化层。

经过处理的硅片(A)在未经处理的硅片(B)的顶部被翻转。两个芯片在弱化层被切成两半。对底部的硅片(B)进行退火和抛光,即可得到最终的SOI硅片。另一个硅片(A)被重新用于制造另一个SOI硅片。
基本上,SOI硅片在基板中结合有薄的绝缘层,作为抑制泄漏的手段。绝缘层或掩埋氧化物层(BOX)的厚度约为20nm至25nm。Soitec执行副总裁兼首席技术官Carlos Mazure表示:“我们倾向于根据客户的要求调整厚度。”
与此同时,在晶体管级别,FD-SOI、bulk CMOS和finFET之间有一些相似之处。22nm FD-SOI和22nm bulk CMOS都是平面工艺。在基本平面CMOS工艺中,晶体管具有源极和漏极。电流从源极流向漏极。
 gate4.jpg

图2:FD-SOI结构。(来源:GlobalFoundries)


相反,finFET是类3D结构。在finFET中,电流的控制通过鳍上的三个侧面上各实现一个栅极来完成。
随着节点接近20nm,平面技术存在着一些问题。随着芯片制造商在每个节点上对晶体管进行比例调节,沟道长度变短。结果,沟道可能会遇到所谓的短沟道效应。这又降低了器件中的亚阈值斜率或关断特性。
变异性是另一个问题。基本上,bulk CMOS晶体管可能与它在器件中的标称特性不同。这可能会在阈值电压方面产生随机差异。罪魁祸首是一种称为随机掺杂剂波动(RDF)的现象。RDF由通道中的掺杂剂原子的变化引起。
IBM研究部高级技术人员Terry Hook表示:“在常规晶体管中,门下方的沟道区域耗尽了移动电荷,使掺杂剂原子离子化。这些原子的电荷与栅极功能一起决定了阈值电压。耗尽区的深度控制着静电。耗尽区下面是中性硅,有很多移动载流子。”
解决问题的一种方法是迁移到完全耗尽型晶体管,即finFET和FD-SOI。Hook 表示:“RDF也会影响阈值失配和整体泄漏。在finFET和FD-SOI中,沟道掺杂剂最小化,可以有一次性匹配的优势。”
Hook 表示:“在RDF方面,FD-SOI和finFET比bulk更好。FD-SOI还具有比传统的平面bulk更好的短沟道效应,但不如finFET那样好。FD-SOI需要更薄的耗尽区才能达到相同的静电特性,因为它只是从一侧控制,而不是像FinFET那样是两侧。”
FD-SOI的最大卖点是逆向偏压(back-bias)。Hook 表示:“它具有通过在背栅中偏置和掺杂的方式来控制阈值电压的独特功能。”
同时,为了发挥FD-SOI的优势,GlobalFoundries正在准备22nm FD-SOI技术,称为22FDX。技术档案(PDK)已准备好,今年晚些时候开始出货晶圆。
22nm FD-SOI结合了finFET性能和28nm的成本。它还支持射频等功能。 GlobalFoundries产品管理团队高级副总裁Alain Mutricy说:“我们选择了FD-SOI,因为它提供了性能、功率、尺寸的最佳组合。我们的工艺流程完全符合生产要求,我们在高增长领域(如移动,物联网和汽车)方面看到了强劲的客户需求。”
finFET在市场上有空间,特别适用于高端应用。但是对于低功耗器件,FD-SOI更有价值。GlobalFoundries的一位总监Rick Carter在最近的IEDM会议上的演讲中表示:“性能来自第二代FD-SOI晶体管,其在0.8V下产生910μA/μm(856μA/μm)的nFET(pFET)驱动电流。对于超低功耗应用,它的工作电压可以低至0.4V。”
根据GlobalFoundries的IEDM文件,GlobalFoundries的22FDX在pFET沟道中集成了high-k/metal-gate以及SiGe,以提高驱动电流。如果需要,SiGe沟道可以用硅替代以减少泄漏。
22FDX使用了双重曝光步骤。文章中提到:“采用双重曝光技术来缩放M1/ M2间距,相对于28nm poly/SiON节点,logic/SRAM裸片缩放比例为0.72x/0.83x。”
虽然FD-SOI具有吸引力,但该技术存在一些问题。多年来,FD-SOI的使用相对有限,原因有几方面。一方面,SOI晶圆成本更高。根据IBS的统计,SOI晶圆的销售价格从370美元到400美元不等,相比之下,bulk CMOS晶圆的价格为100美元到120美元。
其次,虽然有用于FD-SOI的EDA工具,但客户必须投入大量设计资源来了解FD-SOI和逆向偏压技术的细微差别。
所以,是什么阻碍了FD-SOI?IBS的Jones说:“最大的障碍是人们认为FD-SOI成本高。但是成本不是问题。”
大问题是生态系统和市场拉动。一般来说,该行业追随英特尔和台积电,二者都是bulk CMOS,而不是FD-SOI。
但现在,潮流正在转向。Jones 说:“如果你看看一年前,再看看今天,现在已经有了很大的进步。现在,我们有FD-SOI的测试芯片。你有来自恩智浦和其他公司的出货。而且你有承诺的能力。”
例如,位于德国德累斯顿的GlobalFoundries的FD-SOI工厂每月可生产65,000个晶圆。此外,FD-SOI有路线图,GlobalFoundries正在开发12nm FD-SOI。这一过程可能使供应商滞留在16nm/14nm节点,并且不能迁移到10nm、7nm或5nm。


Bulk CMOS和finFETs在22nm的表现
与之前一样,台积电和英特尔仍然不支持FD-SOI。台积电联合首席执行官Mark Liu在接受采访时表示:“FD-SOI没有需求。(bulk CMOS工艺)设计基础已经很完善了。”

多年来,台积电和其他厂商开发了传统的bulk CMOS工艺。台积电最近推出了低功耗22nm bulk CMOS工艺,以扩大bulk CMOS并抵御22nm FD-SOI的竞争威胁。与28nm相比,台积电所谓的22ULP技术性能提升了15%,功率降低了35%,并将芯片尺寸缩小了10%。
随着这一进程,台积电正在扩大其领先的产品组合,提供28nm,22nm,16nm,12nm,10nm和7nm。Liu表示:“它们并没有相互竞争,我们根据客户的要求设计每一项技术。”
然而,22nm的bulk CMOS技术可能会遇到一些问题,如短信道效应或RDF。 Gartner的Wang说:“22nm时没有足够的空间解决栅介质厚度和CD变化。22nm bulk CMOS的真正优势是值得怀疑的。”
同时,面对着20nm平面技术挑战,台积电、GlobalFoundries、三星,以及联华电子迁移到了16nm/14nm的finFET。相比之下,英特尔在2011年迁移到了22nm的finFET。 

 gate5.jpg 


图3:传统平面晶体管 (来源:英特尔)



gate1.jpg 

图4:英特尔的22nm三栅晶体管 (来源:英特尔)


最近,英特尔推出了一款名为22FFL的新低功耗22nm finFET技术。22FFL专为物联网和移动应用而设计。英特尔处理器架构与集成高级研究员兼总监Mark Bohr表示:“(22FFL)完全支持射频设计,并与其他厂家的28nm和22nm平面技术具有成本竞争力。”
据Bohr称,对于22nm而言,finFET具有超越平面工艺的优势。“FinFET器件是完全耗尽型晶体管,它具有更陡峭的阈值斜率。因此,它可以具备比任何平面晶体管更小的泄漏。”
22FFL结合了22nm和14nm的特征。例如,英特尔先前的22nm finFET设计具有60nm的鳍片间距和圆形的鳍片。相比之下,其14nm finFET具有42nm的间距和高而窄的鳍片。
22FFL具有45nm的鳍片间距和高而窄的鳍片。这种鳍片形状可以比圆形鳍片拥有更好的驱动电流。此外,英特尔使用单次曝光技术,因而具有更宽松的金属间距。
英特尔的22FFL由两项技术组成,即高性能和低泄漏。它提供了广泛的器件功能和选项。英特尔将在年底前为代工客户提供22FFL技术。
 

gate6.jpg 


图5:22FFL的尺寸 (来源:英特尔)


22nm finFET拥有更好的性能,但有一些问题。Coventor的Fried说:“FinFET是一种相对较高的前端电容技术。FD-SOI可能是一个明显较低的前端电容解决方案。前端电容是否是最大问题决定了您是否关心FD-SOI。”
当然客户也可以保持在28nm以上。诸如22nm,12nm等新节点为客户提供更多的选择。最大的问题是新技术是否会获得牵引。

继续阅读>>