《电子技术应用》

宽带电力线通信芯片的低功耗设计

2017年电子技术应用第10期 作者:周春良1,2,周芝梅1,2,杨晓平1,2,李 璐1,2,冯 曦1,2,唐晓柯1,2
2017/10/26 13:04:00

周春良1,2,周芝梅1,2,杨晓平1,2,李  璐1,2,冯  曦1,2,唐晓柯1,2

(1.北京智芯微电子科技有限公司,国家电网公司重点实验室电力芯片设计分析实验室,北京100192;

2.北京智芯微电子科技有限公司,北京市电力高可靠性集成电路设计工程技术研究中心,北京100192)


    摘  要: 针对宽带电力线通信芯片因工作频段宽和通信速率高而导致功耗较大的问题,在介绍宽带电力线通信单元及芯片的基础上,围绕芯片功耗的影响因素,从工作频段、物理层、MAC层及芯片级多方面详细分析了芯片的低功耗设计技术。目前宽带电力线通信芯片及模块已研发成功,测试结果表明完全满足国家电网用电信息采集系统对宽带电力线通信单元的功耗要求。

    关键词: 宽带电力线通信;芯片;低功耗;通信单元;用电信息采集

    中图分类号: TN47

    文献标识码: A DOI:10.16157/j.issn.0258-7998.179015


    中文引用格式: 周春良,周芝梅,杨晓平,等. 宽带电力线通信芯片的低功耗设计[J].电子技术应用,2017,43(10):16-19.

    英文引用格式: Zhou Chunliang,Zhou Zhimei,Yang Xiaoping,et al. Low power design for broadband PLC chip[J].Application of Electronic Technique,2017,43(10):16-19.

0 引言

    电力线通信(PLC)是指利用电力线传输数据和媒体信号的一种通信方式,主要应用场景有3种:宽带网络接入、室内设备互连与数据网络、用电信息采集与电气设备监控[1]。前两种基本上都是采用IEEE P1901和ITU-T G.hn国际标准开发,强调大带宽、高性能,对功耗没有很明确的要求;第三种应用中的用电信息采集是目前国内最大的PLC市场,由于国内外低压电力线信道存在明显差异,一般采用国内自研的电力线通信标准[2],相应的技术有窄带和宽带两种。窄带PLC存在通信速率低、稳定可靠性差等缺陷,无法满足智能电网用电环节信息双向交互业务的需求。宽带PLC在通信速率、抗干扰能力等方面较窄带有明显的优势,但功耗较大。由于安装宽带PLC通信单元的设备供电能力有限以及绿色节能集抄方案对功耗要求较高,这对开发宽带PLC芯片带来了较大的挑战。

1 功耗要求

    国家电网针对用电信息采集系统中的通信单元专门制定了检验技术规范[3],其中对低压宽带PLC通信单元的静态功耗和动态功耗作了十分明确的要求,功耗要求如表1所示。

dldz3-b1.gif

    同时国家电网正在着手制定最新的低压电力线宽带载波通信技术规范,其静态、动态功耗将进一步降低。在实际应用中,95%以上的通信单元应用于单相载波电能表,功耗要求也最为严格,本文将对此进行重点分析。

2 通信单元组成及宽带PLC芯片结构

2.1 通信单元组成

    宽带PLC通信单元如图1所示,主要由宽带PLC芯片、线路驱动器(LineDriver,LD)、LC带通滤波器、耦合变压器及Flash存储器等组成。其中宽带PLC芯片及LD是两颗核心芯片。LD用于对发送的模拟信号进行放大,最高输出电压达到12 V以上,通常采用双极型工艺,无法和CMOS工艺的宽带PLC芯片集成。LD是板级中功耗较大的器件,其功耗与信号功率谱密度有直接的联系,国家电网对宽带PLC功率谱密度有严格规定,带内外分别不大于-45 dBm/Hz和-75 dBm/Hz[3]。要降低LD功耗可减少工作带宽和降低发射功率,但会带来通信速率的下降和通信距离的缩短,故在标准制定与系统实现时需综合权衡。

dldz3-t1.gif

2.2 宽带PLC芯片结构

    宽带PLC芯片是一个典型的SoC,采用AHB/APB两级总线架构。芯片结构如图2所示。

dldz3-t2.gif

    AHB总线为矩阵式结构,主设备包括CPU核、系统DMA、载波MAC硬件及物理层(PLC MAC HW/PLC PHY);从设备包括SDRAM控制器、BootROM、SPI Flash控制器、AHB2APB桥及相关模块配置接口等。APB总线设备包括串口UART、Timer、PWM、GPIO、SPI控制器和系统控制单元SCU等。

    此外,芯片还集成了高性能模拟前端AFE,AFE包括模数转换器ADC、数模转换器DAC、低通滤波器LPF和可编程增益放大器PGA。

3 功耗组成

    电力线通信采用基带传输方式,无射频部分,芯片由数字电路和模拟电路组成。数字电路晶体管工作在截止区和饱和区,是一种开关电路,如式(1)所示[4]。其功耗由动态功耗(PD)、短路功耗(PS)和静态功耗(PL)组成,影响因素有:负载电容(C)、电源电压(VDD)、工作频率(f)、开关系数(N)、短路电荷(QSC)和漏电电流(Ileak),功耗控制须围绕上述影响因素进行。

    dldz3-gs1.gif

    模拟电路功能单元的电路实现形式个体差异较大,很难像数字电路那样定义功耗组成。模拟电路晶体管工作在线性放大区,需要设置适当的偏置电压(或电流),当其工作在亚阈值模式下,可以大大降低功耗;此外模拟模块通常会提供低功耗关断模式,通过外部的数字控制管脚进行设置。

4 芯片低功耗设计

4.1 工作频段选择

    IEEE P1901和ITU-T G.hn的工作频段为1.8~30 MHz,可扩展到50~100 MHz,其目的是在短距离传输中以带宽换取每秒几百兆位甚至上千兆位的通信速率。但用电信息采集系统中宽带PLC工作在室外环境,面临的主要问题是覆盖范围、可靠性、成本和功耗,通信速率相对要求不高,典型的10 Mb/s物理层速率已能满足所用应用需要[5],因此工作频段可大幅降低。

    芯片选择2~12 MHz作为基本工作频段,向下可扩展至500 kHz,同时应用小带宽模式或载波屏蔽方式,芯片可工作在6 MHz以下。芯片工作频段避开衰减较快的高频段以及有较大噪声的窄带PLC工作的低频段,提高了通信距离。芯片采用与IEEE P1901 FFT物理层相同的正交频分复用OFDM技术,由于带宽较窄,采用1024点FFT,有效子载波在80~490之间,子载波间隔为24.414 kHz,采样率(Fs)为25 MS/s,在小带宽模式下可进一步降低到12.5 MS/s,较IEEE P1901 FFT物理层采样率(75 MS/s或更高)数倍降低。较低的采样率与数据速率结合较低阶的调制技术,可使SoC及PLC物理层收发通路工作在较低时钟频率(≤4倍Fs时钟)下,同时大大降低对模拟前端及线路驱动器的性能要求,从而降低芯片的成本和功耗。

4.2 物理层低功耗设计

    物理层整体结构如图3所示,包括发送和接收两条通路,每条通路皆由数字链路及模拟前端组成。

dldz3-t3.gif

    由于电力线信道是一种共享介质,物理层只能分时进行收发,且收发是突发性的,这对功耗控制十分有利。物理层工作状态主要有发送、载波侦听和接收3种。发送是在信道空闲时由处理器主动发起的,发送时接收通路关闭,打开发送通路进行发送,发送完成后发送通路也随之关闭。在不发送时,物理层通常处在载波侦听状态,此时接收通路的时域处理部分处在工作状态,频域及比特级处理部分关闭,在接收信号强度(能量检测)高于阈值且侦听到载波(前导检测)后将转入到正常接收状态。在接收时,发送通路关闭,接收通路工作,接收完成后将接收通路关闭,经过帧间间隔调整后将转入发送或载波侦听状态。

    物理层收发数字链路都采用流水线的结构,前一级的输出作为下一级的输入,推动下一级进行处理,故在实现时可采用数据流驱动的时钟门控技术,动态地开关收发数据链路的时钟,以达到减少功耗的目的。动态时钟门控模块结构如图4所示,动态时钟控制信号(dynamic_on_off)由前一级输入控制信号及本模块工作状态组合产生,为灵活起见,模块也提供软件控制(sw_on_off)方式,图中虚线对应的门控时钟仅存在于物理层收发链路部分模块中。

dldz3-t4.gif

    模拟前端的PGA、LPF、ADC、DAC和LD等模块在相应通路关闭时,皆可进入低功耗省电模式。上述模块中PGA和LD的功耗相对较大。PGA用于在外部输入信号随机变化时保持ADC的输入信号幅度相对恒定,从而最大化ADC动态范围[6],提高接收机的灵敏度。由于电力线信道非常复杂、衰减变化大,要求PGA能提供较大的增益变化范围及较小的增益步长,PGA须采用多级放大的结构,但多级放大会带来较高的功耗。为此可通过对PGA提供的多种偏置模式或可调节的偏置电压的设置,在性能和功耗之间取得平衡。在发送时PGA处在关闭模式;在载波侦听时,PGA处于低功耗偏置模式;在接收时,快速转入到低失真的全性能模式。通过多种功耗模式的切换,最大限度地降低PGA的功耗。LD用于发送通路,其功能和PGA类似,功耗控制方式也相似。

4.3 MAC层低功耗设计

    宽带PLC MAC层采用TDMA和CSMA/CA相结合的信道访问及冲突避免机制,其时隙分配如图5所示。

dldz3-t5.gif

    图5中每个竞争时隙及非竞争时隙皆与CSMA竞争时隙类似,可分割成3个时隙片,对应A、B、C三相。PLC通信系统中的主节点(集中器)需处理3个时隙片,而从节点(电能表)只须在其特定的1个时隙片内保持激活状态。根据这个特点,在芯片中可增加休眠模式和定时唤醒机制,有近2/3的时间处于休眠状态,实际运行功耗将大大降低。通信单元在入网时通过接收的信标帧可获取到信标时间戳、相线及时隙分配等信息,在入网成功后将会维护一个本地的32位的网络基准时间。NTB计时器用于网络时间同步,其在每次收到信标帧时会进行校对。NTB计时器下会派生出若干个软定时器,用于时隙定时及相线定时,通过这些定时器可以指示PLC设备何时进入休眠模式及何时唤醒。在休眠模式下,芯片收发通路、大部分SoC电路及板级线路驱动器等都可以进入休眠模式甚至关断电源,此时芯片内部只需要维持一个定时器,等定时时间到来后,系统自动从休眠模式切换到唤醒状态。

4.4 芯片级低功耗设计

    在工艺选择方面,芯片采用先进的40 nm低功耗工艺,动态功耗较小;因工作时钟频率较低,芯片采用高阈值的标准单元及漏电较小的存储单元,有效降低静态功耗。在时钟设计方面,各模块都支持独立的时钟门控,可按工作场景要求动态开关相应模块;同时不同模块按速度和性能要求工作在不同时钟频率下,有助于降低非核心模块与非关键路径的功耗。此外,芯片CPU和总线之间时钟采用同步设计,支持整数倍频关系,通过时钟使能信号来控制,在芯片初始化时性能瓶颈在SPI Flash存储器的访问,CPU和总线同频且处于较低工作频率,在正常工作时,根据应用需求来设置倍频关系,达到性能和功耗之间的平衡。在存储方案方面,因芯片运行所需指令与数据空间较大,采用合封SDRAM的方式。合封可减少芯片整体管脚数量和封装尺寸,降低BOM成本,同时也可使SDRAM IO负载电容较板级方案大为降低,相同的IO翻转率时充放电所产生的动态功耗将会大大减少。

5 功耗测试

    功耗测试包括静态功耗和动态功耗两项测试。静态功耗测试时整个测试环境中仅一个含PLC通信模块的电表,PLC通信模块上电初始化配置完成后基本处于载波侦听状态。动态功耗测试采用集中器和电表通过PLC通信模块进行一对一组网,然后周期性地进行抄表测试。集中器和电表之间用衰减器模拟信道衰减,频谱仪通过耦合器就近接到电表侧电力线上来测量信号功率谱密度,确保带内外功率谱密度满足国网要求。实测结果如表2所示,从表2可以看出,宽带载波模块的静态功耗及动态功耗均满足技术要求且留有较大余量。

dldz3-b2.gif

6 结论

    通过在多个层次采用多种低功耗设计技术,宽带PLC通信芯片的功耗控制在了较低的水平。目前基于芯片的宽带PLC通信模块已通过了基本的原型验证并投入了试点应用。结果表明,在抄收速度与成功率等方面较窄带载波有明显的优势;在保持较大传输距离、较低成本的同时,其静态、动态功耗也完全满足国家电网的要求,这对加速电力线载波通信技术从窄带向宽带过渡,以及提高智能用电环节通信技术水平和综合服务能力有重要的参考意义。

参考文献

[1] Yuan Zhou,Liu Jianming,Zhao Bingzhen.Low-voltage power line channel environment and the application analysis in smart grid[C].China International Conference on Electricity Distribution,2012:1-7.

[2] Liu Jianming,Zhao Bingzhen,Geng Liang,et al.Current situations and future developments of PLC technology in china[C].IEEE International Symposium on Power Line Communications and Its Applications,2012:60-65.

[3] 国家电网公司.电力用户用电信息采集系统检验技术规范(第4部分):通信单元检验技术规范[S].2013.

[4] 于宗光,杨兵,魏敬和,等.百万门级系统芯片低功耗技术研究[J].微电子学,2015,45(2):217-221.

[5] Liu Jianming,Zhao Bingzhen,Geng Liang,et al.Communication performance of broadband PLC technologies for smart grid[C].IEEE International Symposium on Power Line Communications and Its Applications,2011:491-496.

[6] 柯强,刘颀,刘昱,等.一种高线性度宽带可编程增益放大器[J].电子技术应用,2016,42(6):30-33.

继续阅读>>