《电子技术应用》

带通采样星载AIS非相干接收机的FPGA实现

2018年电子技术应用第1期
唐 然1,2,吴 虹1,2,程树军3,赵迎新1,2
(1.南开大学 电子信息与光学工程学院,天津300350; 2.天津市光电传感器与传感网络技术重点实验室,天津300350;3.天津七一二通信广播股份有限公司,天津300462)
摘要: 针对星载船舶自动识别系统(AIS)接收机接收信号带宽窄、多普勒频偏大,以及系统复杂度要求低的特点,在FPGA上设计了一种带通采样的AIS非相干接收机,采用两级数字下变频结构来降低FPGA处理压力,并减少逻辑资源消耗;采用数字鉴频和低通滤波的方法实现AIS信号的非相干解调。在AD9246+Xilinx xc4vlx80 FPGA的核心板上进行了AIS信号的解调测试,验证设计的正确性。该设计方案占用资源少,有利于AIS设备的小型化,并降低了硬件成本。

FPGA implementation of satellite based AIS non-coherent receiver with bandpass sampling

Tang Ran1,2,Wu Hong1,2,Cheng Shujun3,Zhao Yingxin1,2
(1.College of Electronic Information and Optical Engineering,Nankai University,Tianjin 300350,China; 2.Tianjin Key Laboratory of Optoelectronic Sensor and Sensing Network Technology,Tianjin 300350,China; 3.Tianjin 712 Communication & Broadcasting Corp.,Tianjin 300462,China)
Abstract: The satellite based automatic identification system(AIS) receiver is known to have a narrow signal bandwidth, high Doppler frequency drift and a requirement for low complexity. This paper designs a bandpass sampling AIS noncoherent receiver on FPGA. A two-stage digital down conversion structure is adopted to reduce the FPGA processing pressure and the logic resource consumption. The digital frequency discriminator cascaded by a low pass filter is implemented to achieve non-coherent demodulation of AIS signal. In the AD9246 plus Xilinx xc4vlx80FPGA core board, the AIS signal demodulation is tested to verify our design. The proposed design consumes less resource, and is conducive to the miniaturization of AIS equipment as well as hardware costs reduction.

唐  然1,2,吴  虹1,2,程树军3,赵迎新1,2

(1.南开大学 电子信息与光学工程学院,天津300350;

2.天津市光电传感器与传感网络技术重点实验室,天津300350;3.天津七一二通信广播股份有限公司,天津300462)



    中图分类号: TN92

    文献标识码: A

    DOI:10.16157/j.issn.0258-7998.172175


    中文引用格式: 唐然,吴虹,程树军,等. 带通采样星载AIS非相干接收机的FPGA实现[J].电子技术应用,2018,44(1):33-36.

    英文引用格式: Tang Ran,Wu Hong,Cheng Shujun,et al. FPGA implementation of satellite based AIS non-coherent receiver with bandpass sampling[J]. Application of Electronic Technique,2018,44(1):33-36.

0 引言

    AIS系统是一种船舶交通信息交换系统,船载AIS设备不断发送自身信息,如航向、吨位等,用以领航调度、避免碰撞。随着海运贸易的高速增长,迫切需要建立对大片海域船舶动态的实时监控系统,卫星平台因覆盖范围广而受到重视。加拿大等国家相继发射载有AIS信号接收设备的卫星[1]。AIS系统采用高斯滤波最小频移键控(Gaussian Filtered Minimum Shift Keying,GMSK)调制,可以通过相干方式或非相干方式解调。相干解调具有较好的抗噪声性能[2],但是需要准确恢复载波频率,而载有AIS设备的近地卫星轨道高度一般在500 km左右,多普勒频移可达±4 kHz,因此精确的载波恢复比较困难;非相干解调主要采用鉴频器,从接收GMSK信号中提取频率的变化信息,因此对频偏不敏感且结构简单,在很多GMSK移动通信系统中得到了应用[3-4],如GSM。目前,AIS接收机射频端多采用一级或二级下变频方案[5-6],这种方案使射频前端硬件比较复杂,硬件成本高。鉴于AIS信号是窄带信号,因此本文设计中对接收到的射频信号直接带通采样,以简化接收机硬件结构。

    本文主要工作如下:在Xilinx xc4vlx80 FPGA上设计了基于带通采样的AIS非相干解调软件接收机,设计文件通过综合映射后下载到FPGA中,以实际AIS信号源作为测试信号,通过嵌入式逻辑分析工具Chipscope在PC上观察FPGA内部信号来验证设计,并给出了硬件资源消耗。

1 GMSK信号调制和非相干解调原理

    AIS信号是GMSK调制信号,其调制和非相干解调过程如图1所示。

qrs1-t1.gif

    发射端比特脉冲为:

qrs1-gs1-2.gif

    比特流d(t)通过带宽时间积(Bandwidth-Time product,BT)为BbTb的高斯滤波器进行脉冲成型。Bb为高斯滤波器的3 dB带宽,Tb为比特速率。高斯成型滤波器的冲激响应为:

     qrs1-gs3-4.gif

式中*表示卷积运算。最后通过电压/频率(V/F)转换,形成调频信号并调制到规定频段发射出去。

    对于非相干解调的接收机,首先将接收信号进行正交下变频,滤除高频分量和带外噪声后得到基带正交信号I(t)、Q(t),再通过下式进行频率/电压(F/V)转换:

qrs1-gs5-6.gif

2 AIS接收机的FPGA设计

    带通采样AIS非相干接收机系统结构如图2所示。

qrs1-t2.gif

2.1 带通采样率

    AIS信号有A、B两个发射频点,分别为161.975 MHz和162.025 MHz,数据速率Rb为9.6 kb/s,带宽不超过25 kHz,接收机射频前端的带通滤波器(Band Pass Filter,BPF)中心频率为162 MHz,带宽为250 kHz,因此可对BPF输出射频信号直接采样。理论上ADC的带通采样频率fS1只要满足下式即可:

    qrs1-gs7.gif

式中,B为BPF的带宽,fH为采样信号的最高频率成分,[]表示取不超过该数的最大整数。采样频率越小,对FPGA的处理速度要求就越低。但实际系统中由于BPF过渡带的缓变特性,一些边带噪声不能被完全抑制,当采样频率过小时,采样得到的信号频谱周期重叠次数过多,导致更多的噪声叠加到有用信号上。因此,本系统采用的采样时钟频率为fS1=24 MHz。带通采样后AIS信号中心频率fC1可通过下式计算:

    qrs1-gs8.gif

2.2 两级数字下变频结构

    系统中FPGA和ADC共用时钟源,FPGA系统主频为fSYS=24 MHz。天线接收的AIS信号经过低噪放和带通滤波,再经过14 bit ADC采样后,输入FPGA。输入FPGA的AIS信号中心频率fC1=6 MHz、采样率fS1=24 MHz、带宽为250 kHz。由于信号带宽远小于采样频率,可以进行下变频和降采样处理,以减轻后级处理压力。首先将采样信号与FPGA内数控振荡(NCO)IP核产生的位宽为10 bit、频率fO1=6 MHz的正弦信号进行混频,再通过数据位宽为16 bit、截止频率为100 kHz的51阶低通滤波器,滤除高频成分;再对低通信号进行48倍降采样,得到的数据速率为500 kHz、中心频率为±25 kHz(A、B两个发射频点)的AIS信号;再将该信号与NCO产生的位宽为10 bit、频率fO2=25 kHz的正弦信号进行混频,再通过数据位宽为16 bit、截止频率为25 kHz的51阶低通滤波器来滤除高频分量,得到包含多普勒频偏(小于4 kHz)的基带正交信号。

    采用这种两级下变频的好处,除了可以降低采样速率,减轻FPGA处理压力外,还可以减少逻辑资源消耗。如果对采样率为fS1=24 MHz的信号直接进行正交数字下变频,由于混频后的FIR低通滤波器驱动时钟频率(即系统主频fSYS=24 MHz)和输入滤波器的混频信号数据速率(即采样率为fS1=24 MHz)相同,那么FIR滤波器IP核经过综合后,需要26个乘法器。而正交下变频需要两个低通滤波器,因此共需要26×2=52个乘法器;采用两级下变频方案时,一级混频后的滤波器同样需要26个乘法器,降采样后,输入滤波器的混频信号数据速率降为fS2=500 kHz,而驱动时钟不变,仍为fSYS=24 MHz,因此在输入一个数据的周期内,最多可以复用该乘法器fSYS/fS2=48次,大于51阶FIR滤波器所需要的26个乘法器,所以正交下变频后的滤波器经综合,仅需1个乘法器即可,如图3所示。两级下变频中需要3个低通滤波器(如图2所示),然而需要的乘法器个数仅为26+1×2=28个。

qrs1-t3.gif

2.3 数字鉴频以及后检测滤波

    对正交下变频得到的基带正交信号进行式(6)所示的数字鉴频操作,提取频率信号。数字鉴频器的硬件主要由延时模块、乘法器、除法器、加法器和减法器构成。由于理论上数字鉴频是非线性操作,对噪声十分敏感,输出中会包含高频的噪声分量,因此有必要对鉴频器输出进行后检测低通滤波。图4是在MATLAB中,仿真采用不同截止频率的低通滤波器时AIS解调的误码率曲线,横坐标为信号功率和噪声功率比值。由图中可以看出,低通滤波器的截止频率Bo为0.4Rb(Rb为AIS比特速率)时,误码性能最好。因此,FPGA中后检测滤波的带宽设为0.4Rb=0.4×9.6 kb/s=3.84 kHz。

qrs1-t4.gif

3 AIS信号解调实际测试

    在Xilinx开发环境ISE13.2中设计AIS接收机各模块,将设计好的模块进行综合、映射、布局布线,生成下载文件。并调用Chipscope嵌入式逻辑分析仪IP核,通过JTAG仿真器来连接FPGA和PC,以便实时观察FPGA内部信号。利用实际AIS信号源作为测试信号,用同轴线将AIS信号源输出连接到模数转换器AD9246输入,带通采样信号读入FPGA进行解调。观察到各级信号如图5所示。在图5(d)中可以看到A、B两个不同频点AIS信号的24比特位同步序列00110011…0011以及帧起始标志01111110。设计所占用的Slice数为231,仅占总资源数的1%。

qrs1-t5.gif

4 结束语

    本文根据GMSK信号的非相干解调原理,在Xilinx FPGA上设计了带通采样的AIS非相干接收机,利用AIS窄带信号的特点,采用两级下变频方案,将数据速率降至合理范围,减轻FPGA处理压力,同时也大大减少了低通滤波器对硬件逻辑资源的消耗;在MATLAB中进行了AIS解调的理论仿真,设置了一个最优的数字鉴频后检测滤波器截止频率,以抑制实际环境中的噪声干扰;最后在硬件系统上对设计的接收机进行了测试,并观察到解调出的A、B两个频点的基带信号。该设计消耗的逻辑资源不到器件总资源数的1%,可以为AIS接收机小型化、批量化生产提供参考。

参考文献

[1] 潘宝凤,梁先明.星载AIS接收系统设计及关键技术[J].电讯技术,2011,51(5):1-5.

[2] ISHIZUKA M,YASUDA Y.Improved coherent detection of GMSK[J].IEEE Transactions on Communication,1984,32(3):308-311.

[3] SIMON M K,WANG C C.Differential versus limiter-discriminator detection of narrowband FM[J].IEEE Transactions on Communication,1983,31(11):1227-1234.

[4] ELNOUBI S M.Analysis of GMSK with discriminator detection in mobile radio channels[J].IEEE Transactions on Vehicular Technology,1996,35(2):71–76.

[5] 王浩军,刘笃仁.AIS系统中VHF数传电台接收系统的设计[J].电子元器件应用,2008,10(8):36-39.

[6] 王祥杰.AIS接收机射频前端电路的设计与实现[D].大连:大连海事大学,2014.

继续阅读>>