0 引言

    天地波组网高频地波雷达采用天波发射、地波接收和地波发射、地波接收的形式实现对海洋表面动力学参数(如海洋表面流场、风场等)的监测，具有覆盖面积广、回波蕴含信息丰富等特点^[1]。天波发射、地波接收的雷达在探测距离和探测精度上可以互补，天波照射距离远，精度较低；地波雷达由于受到波形体制等原因的限制，使得其探测距离有限，但却能够获取高精度的数据^[2-3]，因此，既有益于探测距离的拓展，也有利于对地波探测区域实施精细化观测。

    考虑到天地波组网雷达系统的探测需求，接收机模拟前端除了要保证较大的线性动态范围、较强的抗干扰能力、适中的灵敏度以及多通道接收之外，还要保证它具有易于修改参数、较强的通用性以及较高的稳定性等特点^[4]。现有的高频地波雷达的模拟前端多为固定增益的模拟前端，各频率的回波信号增益也不能分开控制，很难适用于天地波组网模式雷达系统^[5]。为了满足天地波组网系统的要求，许多基于软件无线电思想的模拟前端被设计出来。文献[6]使用8个模数转换器(Analog-to-Digital Converter，ADC)芯片分别控制8个接收通道，完成对模拟信号的采样。文献[7]采用两个ADC芯片完成4通道的回波信号采样。文献[8]设计了8个采样通道和4个ADC接口模块，每个ADC接口模块可以完成２个通道信号处理。文献[9]使用6个ADC芯片实现对6路传感器信号的采集。文献[10]使用一个ADC芯片分时对4路通道信号进行采样。

    基于天地波组网雷达系统的需要，本文在原有的数字中频接收机的基础上实现接收机的全数字化，接收机工作在双频模式下，导致雷达站接收到的雷达回波信号更加复杂，不同频率的电波信号随距离传播的衰减特性不一样，各频率回波信号的动态范围也不一样^[5]。在天线和ADC之间只存在预选滤波器，使模拟信号更早地变成数字信号^[11]，并最终完成了双频多通道全数字化高频雷达模拟前端的设计。该设计以一个ADC芯片为核心，实现了对8通道同时双频接收信号的放大和采样。8路接收信号进入同一个ADC芯片，这样就保证了8个通道的一致性，防止因通道不一致对接收信号的影响，实现对8路接收信号进行相同的采样操作和增益控制，同时简化了电路又获得了更多的灵活性。

1 双频多通道高频雷达数字化接收机总体方案设计

    本文研究和设计的全数字化接收机工作在天地波一体化探测模式下，采用调频中断连续波体制(Frequency Modulated Interrupt Continuous Wave，FMICW)以满足收发共站的要求^[12]；工作频率为双频以增强接收机抗干扰能力和自校正能力^[13]。接收机主要包括GPS同步、系统时钟、本振和发射信号合成、数据采集、数字下变频、USB传输等模块。接收机系统的总体结构如图1所示。

2 接收机模拟前端的设计

    模拟前端的功能是对8个通道接收到的回波信号进行滤波、放大和采样后将数字信号送入FPGA中完成数据的串并转换以及数字下变频（Digital Down Convert，DDC）。本次模拟前端设计使用一个ADC芯片同时对8路接收信号进行采样和增益控制，实现了8个通道高度的一致性。接收机工作频段范围为3 MHz~20 MHz；扫频周期和扫频带宽可选；采样频率需满足奈奎斯特采样定理。接收机模拟前端其中一个通道的系统设计如图2所示。

    雷达回波信号首先经过限幅器进行限幅保护，经过收发隔离开关（SA630：此开关利用脉冲控制）后通过功分器被分成两路，即频段1通路和频段2通路，频段1通路的滤波器的频段为3 MHz~11 MHz，频段2通路的滤波器的频段为12 MHz~20 MHz，之后合路器将两路信号合为一路，送入ADC实施增益控制和AD采样。

2.1 放大及采样芯片

    综合考虑数据采集的指标、特点和要求，本设计选用TI公司的AFE5808A芯片对回波信号进行放大和采样。该芯片是高度集成的，将之前接收机前端的放大、自动增益控制、数据采样等功能都集成一起，非常适用于小尺寸、高性能的雷达系统。它共有8个通道，恰好满足雷达接收机8个通道的设计需求。

2.2 放大及采样过程

    在使用AFE5808A进行数据采集时，主要分为3个阶段。

    阶段1（state0）：初始化ADC。完成芯片复位、时钟启动、电源启动等。

    阶段2（state1）：配置寄存器。由FPGA芯片通过串行外设接口（Serial Peripheral Interface，SPI）对ADC、电压控制放大器（VCA）等的寄存器组进行配置。

    阶段3（state2）：读数据。完成上述两个阶段后，AFE5808A开始工作，每一路回波信号在AFE5808A中的处理过程如图3所示。

    通过低噪声放大器(Low Noise Amplifier，LNA)、电压控制衰减器(Voltage Controled Attenuator，VCAT)以及可编程增益放大器(Programmable Gain Amplifier，PGA)可以调节对信号的增益。ADC将模拟信号转化为数字信号。经过放大及采样后的9路数字信号(8路数据和1路帧时钟)经过并串转换后以低压差分信号(Low Voltage Differential Signal，LVDS)的形式输入到FPGA中。

2.3 芯片配置

    在本设计中，通过SPI总线由FPGA对AFE5808A的寄存器进行配置，包括信号的增益控制、采样后数字信号的位宽等。采样速率由输入到AFE5808A的时钟频率决定，这里设为48 MHz（符合奈奎斯特采样定理），由时钟芯片产生。合适的ADC精度可以对系统的性能和功耗进行优化，结合探测目标和需求，考虑到14 bit时具有较好的差分线性和无丢码现象，本系统的模数转换精度配置为14 bit。通过修改寄存器值可以改变芯片内置的LNA的增益以及VCAT的衰减，提高接收机的动态范围。

2.4 串并转换

2.4.1 数据形式

    AFE5808A工作频率设为48 MHz，即采样产生8路数据率为48 MS/s、位宽为14 bit的数字信号，经过并串转换变成8路数据率为672 Mb/s的串行信号。这8路串行信号和1路帧时钟送入FPGA，在FPGA中的输入缓冲器中完成差分到单端的转换，之后需要对此串行数据进行解串，使用Quartus II软件中的ALTLVDS_RX IP核完成采样数据的串并转换，以便于完成后续的数据处理。

2.4.2 ALTLVDS_RX IP核的配置

    对ALTLVDS_RX IP核通道数目、解串因子、输入时钟、数据速率、动态相位对齐(Dynamic Phase Alignment，DPA)使能等参数进行配置。AFE5808A共输出8路数据，同时还输出1路帧时钟，该帧时钟用于后续错位数据修正的参考，为此，通道数设为9。配置AFE5808A时设置的模数转换精度为14 bit，而ALTLVDS_RX IP核的解串因子最大值为10，这里设置解串因子为7，所以一个数据需要分两次进行解串。输入数据率设为串行数据速率672 Mb/s，IP核内部的锁相环的输入时钟设为AFE5808A输出的数据时钟Dclk=336 MHz。由于信号传输路径的不一致性，ADC输出的随路时钟信号和串行数据信号在到达FPGA内部进行串并转换操作的同步单元之前经历了不同程度的延时，故该同步单元的建立时间或保持时间并不一定能够得到满足，可能会出现竞争与冒险现象。为此需要使能DPA功能，使DPA电路自动选择最佳相位补偿源同步时钟与接收的串行数据之间的偏差。

3 接收机系统的仿真与功能测试

    为了验证系统的功能是否满足相关的设计需要，需要对接收机前端的模块进行功能仿真和测试。

3.1 接收机通道选择性测试

    在进入AFE5808A进行采样前，需要对信号进行预选滤波，针对预选滤波进行通道选择性测试，高频通路和低频通路的测试结果分别如图4、图5所示。

    由图4可以看出，通路1的通带为3.56 MHz~10.24 MHz，中心频率为6.9 MHz，带宽约为6.68 MHz。而由图5可以看出，通路2的通带为12.1 MHz~18.4 MHz，中心频率为15.8 MHz，带宽约为6.3 MHz。

3.2 AFE5808配置寄存器读写功能的验证

    在测试中，利用Quartus II软件中的嵌入式逻辑分析仪（SignalTap II）去抓取写操作与回读操作过程的数据，由于配置操作时间很短，因此设置第一次抓取为上电触发。使能AFE5808A的寄存器回读功能，这里以地址为8′h04的寄存器为例，由图6可以看到寄存器地址为8′h04的寄存器值为16′h0010，利用SPI总线写入要回读的数据的地址8′h04到AFE5808A，该芯片就会在SDOUT端口串行输出该地址存储的数据。使用SignalTap II对写操作与回读操作的数据进行抓取。由图6可以看出对于地址为8′h04的寄存器，它的写入值和回读值均为16′h0010。由此可以验证，利用SPI可以正确地配置AFE5808A的寄存器。

3.3 串并转换程序仿真

    利用ModelSim软件对所设计的串并转换程序进行仿真以验证程序能否实现串并转换以及错位数据修正的功能。使用测试文件以672 Mb/s的速率对8个通道输入“11111110000000”的循环串行数据到ALTLVDS_RXIP核。由图7所示仿真结果可以看出，ALTLVDS_RX IP核输出帧数据fclk_data=7′b1111000，说明并行数据发生了错位。但通过程序自动识别数据的错位情况并做出相应的修正，最终使得8个通道均正确输出14′b1111111000-0000的并行数据。

3.4 串并转换的功能测试

    为了验证该模拟前端是否能完成8个通道的数据采样功能，首先使能AFE5808A芯片的自测模式，使该芯片串行输出8路恒定的14位信号，信号值为“11111110000000”，利用SignalTap II对经过串并转换和移位操作后的数据进行抓取，抓取结果如图8所示。

    由图8可以看出，经过串并转换和移位操作后得到的8通道数据皆为14′h3f80(11111110000000)，说明FPGA能够正确接收来自于AFE5808A的串行信号。从而证明在利用SPI配置AFE5808A的相关寄存器后，芯片可以正常工作，而ALTLVDS_RX IP核也能正常地进行串并转换得到正确的并行数据，所以该设计和配置都是正确的。

3.5 单通道采样测试

    为进一步验证整个模拟前端设计的正确性，采用信号源作为该芯片的输入，验证经过ADC转换后的数字信号的正确性。输入信号分别选取频率为7.5 MHz以及12.5 MHz的正弦信号。为方便测量，只对其中一个通道进行测试。

    (1)频段1采样测试

    设置信号发生器输出频率为7.5 MHz、峰峰值为800 mV的正弦波，使用频谱仪测量该信号的频谱如图9所示。

    使用SignalTap II对采样后的数字信号进行抓取，抓取频率设为48 MHz，得到数字信号如图10所示。

    将data_out_ch0的数据导入MATLAB，并对其做FFT变换，得到其频谱如图11所示。

    (2)频段2采样测试

    设置信号发生器输出频率为12.5 MHz、峰峰值为800 mV的正弦波，使用频谱仪测量该信号的频谱如图12所示。

    使用SignalTap II对采样后的数字信号进行抓取，抓取频率设为48 MHz，得到数字信号如图13所示。

    将data_out_ch0的数据导入MATLAB，并对其做FFT变换，得到其频谱如图14所示。

    通过对所设计的模拟前端进行信号源测量的结果可以看出，经过ADC转换后得到的数字信号频谱是正确的。

4 结论

    本文介绍了高频雷达全数字化接收机的整体方案，提出了一种双频多通道高频雷达全数字化接收机的模拟前端的系统设计思路及方法，该设计实现了使用一个ADC芯片对8通道同时双频接收信号进行增益控制和采样，保证了各通道的一致性，简化电路同时加强了接收机的灵活性。最终通过系统仿真和功能测试，验证了硬件电路和程序设计的正确性，且ADC转换后得到的数字信号信噪比达到了50 dB，表明该模拟前端可以满足雷达接收机对接收的海洋回波的处理要求。

参考文献

[1] 李正勇，严颂华，刘志忠，等.天地波组网雷达同步控制系统设计[J].雷达科学与技术，2014，12(5)：473-481.

[2] 杨龙泉，凡俊梅，蔚娜，等.天波/地波组合传播模式下一阶海杂波特性分析[J].电波科学学报，2012(4)：703-708.

[3] YANG L，FAN J，WEI N，et al.Study on characteristic of first order sea-clutter in the hybrid sky-surface wave propagation mode[J].Chinese Journal of Radio Science，2012，27(4)：703-708.

[4] 孙利佳，牛吉凌.高动态范围接收机射频前端的研究与设计[J].黑龙江科技信息，2009(20)：11，137.

[5] 柳剑飞，吴雄斌，唐瑞，等.一种适用于多基地多频组网的高频超视距雷达模拟前端：中国，CN205027894U[P].2016-02-10.

[6] 田应伟.双频全数字高频海洋雷达研制及相关问题研究[D].武汉：武汉大学，2015.

[7] 王政.4通道数据采集中频接收机的设计和实现[D].哈尔滨：哈尔滨工业大学，2015.

[8] 栗明.基于FPGA的多通道双频数字接收机设计[J].软件导刊，2016，15(8)：80-82.

[9] 程惠，任勇峰，王强，等.基于FPGA的多通道数据采集电路的设计及实现[J].电测与仪表，2013，50(1)：125-128.

[10] 刘立军.基于FPGA多通道数据采集系统的设计[J].仪器仪表用户，2017，24(6)：31-34.

[11] 杨小牛，楼才义，徐建良，等.软件无线电原理及应用[M].北京：电子工业出版社，2001.

[12] 杨子杰，柯亨玉，文必洋，等.高频地波雷达波形参数设计[J].武汉大学学报(理学版)，2001，47(5)：528-531.

[13] 杨星，周浩，田应伟，等.便携式高频地波雷达双频接收天线的设计与实现[J].科学技术与工程，2015，15(10)：97-101.

作者信息：

李世界，陈章友，张  兰，杨山山

（武汉大学 电子信息学院，湖北 武汉430072）