《电子技术应用》

用于SAR ADC的片上多模式基准电压产生电路的设计

2018年电子技术应用第7期
侯佳力1,2,3,胡 毅1,2,3,何 洋1,2,3,王小曼1,2,3,杨小坤1,2,3
(1.北京智芯微电子科技有限公司,北京100192; 2.国家电网公司重点实验室 电力芯片设计分析实验室,北京100192; 3.北京市电力高可靠性集成电路设计工程技术研究中心,北京100192)
摘要: 针对工业物联网等应用场景中ADC的供电电压范围宽、功耗要求苛刻等问题,提出了一种配置灵活、低功耗、低噪声的片上基准电压产生电路,为ADC提供与电源无关满量程电压。该电路在电源电压为2.65 V~3.6 V时提供2.5 V参考电压,电源电压为2.2 V~3.6 V时提供1.5 V的参考电压。该电路可以配置成片外电容模式,关闭缓冲器电路,降低整体的功率;还可以配置成内部缓冲器模式,减小基准电压产生电路的建立时间,从而降低ADC单次采样消耗的能量。芯片测试结果表明,该方案能够满足ADC在各种应用条件下的精度和速度需求。
中图分类号: TN752
文献标识码: A
DOI:10.16157/j.issn.0258-7998.174395
中文引用格式: 侯佳力,胡毅,何洋,等. 用于SAR ADC的片上多模式基准电压产生电路的设计[J].电子技术应用,2018,
44(7):34-37,41.
英文引用格式: Hou Jiali,Hu Yi,He Yang,et al. Design of integrated multi-mode reference voltage generator for SAR ADC[J]. Application of Electronic Technique,2018,44(7):34-37,41.

Design of integrated multi-mode reference voltage generator for SAR ADC

Hou Jiali1,2,3,Hu Yi1,2,3,He Yang1,2,3,Wang Xiaoman1,2,3,Yang Xiaokun1,2,3
(1.Beijing Smart-Chip Microelectronics Technology Co.,Ltd.,Beijing 100192,China; 2.State Grid Key Laboratory of Power Industrial Chip Design and Analysis Technology,Beijing 100192,China; 3.Beijing Engineering Research Center of High-reliability IC with Power Industrial Grade,Beijing 100192,China)
Abstract: Aiming at the problems of complex supply voltage and high sensitivity of power in ADC for the industrial Internet of Things, this paper presents a flexible, low power and low noise reference voltage generator for the SAR ADC to obtain good PSRR and a stable supply-independent full-scale range. The 2.5 V or 1.5 V is available based on the different range of supply voltage(2.65 V~3.6 V or 2.2 V~3.6 V). This circuit support off-chip capacitor to provide transient current for the ADC to avoid the power-hungry integrated buffer in series sampling mode. An energy-efficient mode which uses integrated buffer rather than off-chip capacitor can be configured to obtain short setting time to save energy during each one-shot sample. Testing result shows the circuit can save power/energy with no loss in ADC performance.

0 引言

    随着工业物联网的发展,人们需要处理更多自然界中的信号。自然界中声、光、电等模拟信号需要经过模拟-数字转换器(Analog-Digital Convertor,ADC)转换成数字信号才能被数字系统进一步处理。

    逐次逼近(Successive Approximation Register,SAR)型ADC因其低电源压、低功耗、与数字电路兼容性好的优点,在传感器、物联网等中等精度(10 bit~12 bit)、中等速度(50 ks/s~200 ks/s)领域应用广泛。

    主流的SAR ADC一般通过电容的电荷分享的原理实现SAR逻辑的算法,电容型SAR ADC的优点是:电容阵列没有静态功耗,利于低功耗设计;电容的匹配性较好,精度接近12 bit。

    电容型SAR ADC需要一个有驱动能力的缓冲器为电容阵列提供一个参考电压。这个参考电压作为ADC的满量程电压,需要有较高的精度,保证ADC的满量程不随时间、电源电压变化;SAR ADC电容切换后,参考电压需要能快速恢复,因此,参考电路还需要有驱动能力。在传统的设计中,这样一个参考电压产生电路需功耗很大,有时甚至超过SAR ADC本身的功耗。

    本文提出了一种可以根据应用场景灵活使用的参考电压产生电路(Reference Voltage Generator,RVG)。根据ADC的使用方式,选择电压基准电路的使用方式,可以在保证性能的前提下,兼具电源电压低、功耗低、应用灵活的优点。

1 SAR ADC基本原理

    图1所示为电荷型SAR ADC的基本架构[1]。SAR ADC的基本结构包含一个比较器、一个数字模拟转换器(Digital-Analog Convertor,DAC)和一个逐次逼近控制器(SAR Logic)。DAC采用电荷按比例缩放的结构,通过比例电容的切换实现将输入信号与基准电压VREF进行比较。对于一个N bit分辨率的ADC,最后的数字输出用模拟量表示为:

    wdz1-gs1.gif

其中,BN-1,BN-2,…,B0为N bit ADC量化后的数字输出结果。

wdz1-t1.gif

    其中VREF是ADC的满量程参考电压,当ADC的电容阵列切换时,会对VREF造成扰动,但下一次切换时,需要VREF恢复。因此,RVG电路需要有较大带宽,并能提供大瞬态电流。目前的商用芯片中,有些芯片需要将VREF直接连接到电源电压上,如意法半导体的STM32芯片[2],但是其缺点是ADC的满量程电压与电源电压相关,不适用于电源电压有较大波动的场景;有些芯片集成了内部参考电压产生电路,可以产生出与电源电压无关的参考电压,但是没有驱动能力,需要外接片外电容,启动时间接近20 ms,如TI公司的MSP430[3]芯片;有些芯片中集成有内部参考电压产生电路和缓冲器电路,但功耗很大,如NXP公司的KL17[4],ADC使用时,最大功耗高达1.7 mA。

    本文提出了一种可以根据应用场景灵活选择工作模式的片上RVG电路。

2 RVG电路原理

    本文提出的ADC如图2所示,芯片内部集成RVG电路。RVG电路包含:带有斩波(chopper)功能的带隙基准电路[5];可以提供1.5 V或2.5 V输出电压的电压倍增电路;低通滤波器电路;带有驱动能力的缓冲器(buffer)电路;模式选择开关;电荷泄放开关M1;滤波与防闩锁(latch up)电阻R1和R2;RB和LB是对Banding线的建模;C1是片外电容,大小定为10 μF。

wdz1-t2.gif

    在工业物联网的应用中,芯片的供电方式多样,例如,电池供电、50 Hz交流电网取电等,如图3所示。

wdz1-t3.gif

    灵活的供电方式增强了芯片的适应能力,但同时给芯片设计带来很大挑战。在互感器供电中,电源电压会有10%的波动,需要电路有较好的电源抑制比;电池供电中,需要ADC在低至2.2 V的电源电压下可以工作。

    为了使ADC有较高的精度、较大的输入范围,希望ADC的参考电压尽量大。在一些供电比较稳定的应用中,例如电源电压保持在2.65 V~3.6 V以内,用户可以选择2.5 V模式为ADC提供参考电压;在电源变化范围较大的应用中,如电源电压会在2.2 V~3.6 V之间波动,用户可以选择1.5 V参考电压,虽然会降低了ADC的精度,但是保证了ADC在低电源电压下功能正常。

    电压倍增电路的结构如图4所示,电压选择开关控制电阻R3是否接入电路。

wdz1-t4.gif

    当V_SEL=1时,R3被短路

     wdz1-gs2-3.gif

    此时输出电压为1.5 V。当V_SEL=0时,R3接入电路,R3=R1,此时电压倍增电路的输出电压为2.5 V。

3 SAR ADC工作方式

    在传感器和工业物联网中,SAR ADC一般集成在MCU中使用,根据应用场景的变化,整个MCU会在电池供电或电网取电的模式下工作,在不同场景下,ADC的工作模式不同,例如单点采样的工作方式、连续采样的工作方式。芯片对功耗的要求也不同,有对能量消耗严格的场景,如电池供电;有对功率要求的场景,如连续采样或使用线圈耦合供电。采用本文提供的RVG电路,通过合理地选择工作模式,可以分别在单次采样应用和连续采样应用中实现低功耗。

3.1 能量高效率应用模式

    如果应用中对采样频率要求较低,例如,间隔1 s采集环境的温度,ADC会采用单次采样的模式,使能后进行一次采样,立即关闭ADC的使能,进入关断模式,等待下一次采样。

    单次采样应用模式如图5所示,ADC消耗的电荷不仅取决于ADC开启时的电流,还取决于ADC完成一次转换的时间。如图5所示,ADC1(网状曲线)开启时功率较大,ADC2(斜线曲线)开启时功率较小,假设ADC1的功率P1是ADC2的功率P2的两倍,P1=2×P2,但ADC1采样一次的时间为ADC2的0.1倍,即T1=0.1×T2。

wdz1-t5.gif

    ADC消耗的能量为E=P×T,所以E1=0.2×E2。

    即虽然ADC1的功率较大,但是在单点采样的工作方式下,消耗的能量仅为ADC2的1/5。

    使用内部buffer时,如图6所示,阴影中的电路处于关断状态。低通滤波器消除了带隙基准电路的纹波,限制前面电路的噪声;ADC中切换电容时造成的纹波,依靠缓冲器的环路稳定,因此,这种组态下,缓冲器的带宽要求较高,功率很大。但是,使用内部buffer时,没有大电容,整个电路的建立较快(<1 ms),相比于市场上使用片外电容的芯片接近20 ms的建立时间,建立时间缩短,一次采样消耗的总能量减小。

wdz1-t6.gif

    仿真和测试结果表明,VREF可以在1 ms以内建立到ADC的1/2 LSB以内。

3.2 功率高效率应用模式

    当芯片频繁使用连续采样时,对芯片的功率要求严格,可以配置成片外电容模式,ADC切换电容阵列时,片外电容为电容阵列提供瞬态电流。另外,大片外电容C1与R1同时构成了低通滤波器,可以滤除带隙基准电路的chopper纹波和噪声。这种应用方式,由于不需要开启缓冲器,其功率较小;但是,由于每次开启都需要给片外大电容充电,因此,其建立时间很长(<10 ms)。但RVG电路建立好后,可不再关闭,ADC可以连续运行。

    在使用片外电容的工作方式时,当电压倍增电路从2.5 V模式向1.5 V模式切换时,需要进行电荷的泄放:

    wdz1-gs4.gif

    传统设计中电荷只能通过图4中所示的电阻串流过,为了降低静态功耗,电阻串的电流设计为10 μA,要将10 μC的电荷泄放,需要长达1 s的时间。因此,在使用片外电容的应用方式中,当切换1.5 V/2.5 V的过程中,会将M1开关打开,快速泄放电容上的电荷。图7是参考电压电路开启与切换的过程。

wdz1-t7.gif

    仿真中,对Banding线的寄生电容和电阻进行了建模,如图6所示,LB=5 nH,RB=0.3 Ω。

    图7中的I_CAP分别为通过Banding线给片外电容充放电的电流,在放电阶段,可以提供28 mA的放电电流,在参考电压建立阶段,可以提供12 mA的充电电流。参考电压建立到ADC的精度范围需要10 ms的时间。在参考电压2.5 V到1.5 V的切换过程中,1 ms内,参考电压可以从2.5 V降到1 V以下。

    RVG中各个模块的功耗见表1,片上低通滤波器使用MOS电阻和电容滤波,没有静态功耗。

wdz1-b1.gif

    结合前面的分析,如果ADC进行单点采样,并每次采样结束后关闭ADC所有电路,使用片外电容的应用方式,完成一次采样需要1 410 nC的电荷;使用内部buffer的应用方式,完成一次采样需要229 nC的电荷。如果使用电池供电,采用内部buffer应用方式,可以有效减小对电池的消耗,延长使用寿命,参考电压产生电路不同应用方式下的参数如表2所示。

wdz1-b2.gif

    当ADC连续采样,不需要关闭内部参考电压产生电路时,使用片外电容的应用方式可以降低功耗。另外,如果芯片的供电模式是线圈取电,由于磁感应强度有限,对芯片的功率有一定限制,采用带片外电容的应用模式可以降低其功率。

    综上所述,使用内部buffer是能量高效率的应用模式;而使用片外电容是功率高效率的应用模式。

4 芯片测试

    本芯片已经在TSMC180 nm工艺下流片,SAR ADC的版图如图8所示,其中虚线框部分为RVG电路,其余部分为SAR ADC。

wdz1-t8.gif

    芯片测试结果如下,RVG电路的输出电压的启动,稳定性满足SAR ADC的需求,如图9所示。使用片上集成的RVG电路,当芯片电源电压在2.2 V~3.6 V时,电路均可正常工作,SAR ADC的信噪比可以达到66 dB,如图10所示。

wdz1-t9.gif

wdz1-t10.gif

5 结论

    针对工业物联网芯片中供电情况复杂、ADC使用方式多样功耗要求高的特点,提出了一种全集成多模式RVG电路,可以根据供电电压范围的不同,选择1.5 V/2.35 V电压输出;可以根据ADC的应用方式配置成能量高效率模式和功率高效率模式。测试结果表明,该方案稳定性良好,能够为ADC提供可靠的满量程参考电压。

参考文献

[1] ALLEN P E,HOLBERG D R.CMOS模拟集成电路设计[M].马军,李智群,译.北京:电子工业出版社,2011.

[2] Texas Instrument Inc.MSP430 data sheet[Z].2006.

[3] STMicroelectronics Company.STM32 data sheet[Z].2015.

[4] NXP Simiconductors.KL17 data sheet[Z].2016.

[5] 毕查德·拉扎维.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等,译.西安:西安交通大学出版社,2003.  



作者信息:

侯佳力1,2,3,胡  毅1,2,3,何  洋1,2,3,王小曼1,2,3,杨小坤1,2,3

(1.北京智芯微电子科技有限公司,北京100192;

2.国家电网公司重点实验室 电力芯片设计分析实验室,北京100192;

3.北京市电力高可靠性集成电路设计工程技术研究中心,北京100192)

继续阅读>>