《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 基于虚拟孔的多米诺逻辑混淆电路设计
基于虚拟孔的多米诺逻辑混淆电路设计
2018年电子技术应用第10期
李立威,汪鹏君,张跃军
宁波大学 电路与系统研究所,浙江 宁波315211
摘要: 通过对逻辑混淆电路和物理级伪装技术的研究,提出一种能防御逆向工程的多米诺逻辑混淆电路方案。该方案首先利用接触孔的虚实性,设计相同的电路结构实现与非、或非、非三种逻辑功能;然后采用TSMC 65 nm工艺综合基准电路ISCAS-89,并将多米诺逻辑混淆电路应用到电路网表;最后,完成对更换后网表的性能测试。与已有混淆电路相比,所设计的电路功耗开销降低4.79%,面积开销降低2.16%,延时开销降低16.66%,有效提高了电路安全性。
中图分类号: TN402
文献标识码: A
DOI:10.16157/j.issn.0258-7998.180395
中文引用格式: 李立威,汪鹏君,张跃军. 基于虚拟孔的多米诺逻辑混淆电路设计[J].电子技术应用,2018,44(10):52-55.
英文引用格式: Li Liwei,Wang Pengjun,Zhang Yuejun. Design of domino logic obfuscation circuit based on dummy contacts[J]. Application of Electronic Technique,2018,44(10):52-55.
Design of domino logic obfuscation circuit based on dummy contacts
Li Liwei,Wang Pengjun,Zhang Yuejun
Institute of Circuits and Systems,Ningbo University,Ningbo 315211,China
Abstract: Through the study of the logic obfuscation circuit and the physical level camouflage technology, a scheme of the domino logic obfuscation circuit is proposed based on dummy contacts, which can prevent reverse engineering. Firstly, the scheme adopts the same circuit structure to realize the NAND, NOR, INV logic functions by contacts′ reality. Then, the TSMC 65 nm is used to compile the ISCAS-89 benchmark circuit and the domino logic obfuscation circuit is applied to the circuit netlist. Finally, the netlist performance test after replacement design is completed. Compared with the existing circuits, the power consumption of the designed circuit is reduced by 4.79%, the area overhead is reduced by 2.16%, and the delay time is reduced by 16.66%, which effectively improves the circuit′s safety.
Key words : logic obfuscation;dummy contact;domino logic;hardware security

0 引言

    集成电路(Integrated Circuit,IC)工艺尺寸根据摩尔定律不断缩小,IC设计的成本越来越高,难度越来越大,开发周期越来越长,产品难以保持长期的竞争力,尤其在这个科技日益更迭的时代。而可重用的知识产权(Intellectual Property,IP)核技术可以缩短产品上市时间,有效地缓解当前芯片研发所面临的压力。然而,逆向工程[1]的出现严重威胁芯片设计的安全。攻击者通过化学腐蚀、等离子刻蚀、光学成像等方法解剖还原电路设计,盗用IP核或在没有授权许可的情况下转售IP核,严重侵犯知识产权[2]。据统计,每年由于IP侵权问题损失巨额资金[3]。因此,保护IP核成为半导体行业关注的焦点。

    近年来,有学者提出逻辑混淆的概念来保护电路,通过改变原始的设计结构或插入额外的电路元素来隐藏电路功能。文献[4]在电路网表中随机插入异或门以阻止未经授权的IC盗窃;文献[5]提出新型防御SAT攻击电路模块,提高硬件电路的安全性能;文献[6]提出基于双门的组合逻辑混淆实现对IC的主动控制;文献[7]使用混淆模糊技术增加视觉复杂性,减小物理版图泄漏设计特征的视觉信息;文献[8]通过在有源区中掺杂非常规的离子使MOS管处于常导通或关断状态,从而达到混淆电路的目的。现有的混淆电路结构大多采用静态CMOS结构,虽能防御逆向工程攻击,但面积开销较大,结构单一,对多输入复合门存在局限性。本文针对已有混淆电路面积开销大、多样性不足的缺点,提出基于虚拟孔多米诺逻辑混淆电路,在降低开销的同时提高电路的安全性能。

1 多米诺逻辑电路

    二输入多米诺逻辑电路如图1所示,A、B为输入信号,CLK为时钟信号,ZN为输出信号,电路工作过程分为预充电和求值两个阶段。CLK为低电平时,电路工作在预充电阶段,此时电路通过预充电管P1将内部节点M预充电至高电平,ZN输出低电平。随着CLK变为高电平,MOS管P1截止,电路预充电结束,同时求值管N3导通,电路进入求值阶段,在求值期间输出最多只发生一次翻转。

wdz7-t1.gif

    多米诺逻辑的扇出通常由一个具有低阻抗输出的静态反相器驱动,提高抗噪声能力。相比传统多米诺逻辑电路不能实现反相逻辑,通常采用输入信号取反和双轨差分结构来解决反相问题。前者需要提前插入反相器,实际应用中欠缺灵活性;后者大幅增加面积、功耗开销,只适用于特定场合。因此提出两级反相器级联构成缓冲器的方法实现反相逻辑,如图2所示。

wdz7-t2.gif

    第一级输出端采用缓冲器替换反相器的结构,同时在第二级中增加独立的P3管完成多米诺特性,即在求值时,上一级输出Out1下拉为低电平后,下一级才开始工作,引起逻辑门的连锁反应。在确保功能实现的同时兼顾开销,提高产能利用率。由于动态电路依靠电容存储电荷,时间过长容易产生电荷泄漏,电平难以恢复,需额外增加防泄漏晶体管P4来补偿电荷损失,使动态节点的电压重新恢复到逻辑1。

2 多米诺逻辑混淆电路设计

2.1 二输入多米诺逻辑混淆电路

    现有的版图级混淆技术采取在通孔中插入绝缘层或使金属层之间保留间隙的方法,形成虚拟孔,从而阻断金属之间的电气连接,在芯片自顶向下逐层剥离时,虚拟孔难以识别,需要花费较高的代价。提出的多米诺逻辑混淆电路利用真实孔和虚拟孔相混合的方式配置版图接触孔从而实现与非(NAND)、或非(NOR)、非(INV)的逻辑功能,构成布尔逻辑完备集。攻击者在版图接触孔配置未知情况下难以还原得到正确的电路网表,达到迷惑逆向工程的目的。

    二输入多米诺逻辑混淆电路原理如图3所示,圆圈标出来的是接触孔所在位置,配置情况如表1所示,当CO3为真实孔,CO1、CO2为虚拟孔时,N2、N3的有源区与金属虚接(即形似连接,实则断开),N1、N4正常工作,实现NAND功能;当CO1、CO2、CO3都为真实孔时,N1、N2、N3和N4均正常工作,实现NOR功能;当CO1为真实孔,CO2、CO3为虚拟孔时,N3、N4的有源区与金属虚接,N1、N2正常工作,实现INV功能,此时B为无效信号。

wdz7-t3.gif

wdz7-b1.gif

2.2 多输入多米诺逻辑混淆电路设计

    随着集成电路设计复杂度的日益增加,对于具有大扇入的逻辑混淆复合门,互补CMOS就其面积和性能而言代价太大,且设计难度较大。多输入多米诺逻辑混淆实现面积更小,由于负载电容比互补CMOS更小,因此工作速度更快。具体电路如图4所示,用P×Q的矩阵表示n输入信号间逻辑关系,每个晶体管金属与有源区之间的接触孔根据设计需要均可配置成虚拟孔,因此电路实际可实现2n种逻辑功能,大大提高混淆电路的功能多样性。对于攻击者而言,输出信号未知,当上一级的输出传递到下一级作为输入时,电路的混淆性能将以指数级增长,极大提高电路安全性。

wdz7-t4.gif

    n输入多米诺逻辑混淆电路需要n+6个MOS管,当n>6时,该电路比一个静态CMOS混淆电路需要的MOS管数更少,如图5所示,输入数越多,多米诺逻辑混淆在面积开销上的优势越明显。

wdz7-t5.gif

3 实验结果与分析

    所设计的电路采用TSMC 65 nm CMOS工艺,由Cadence spectre工具进行瞬态仿真分析,如图6所示,电源电压1.2 V,时钟频率1 GHz,结果表明电路具有正确的逻辑功能。在深亚微米级工艺下,工艺扰动不可避免,掺杂浓度、刻蚀程度等工艺偏差容易影响MOS管载流子迁移率。为确保电路在不同晶圆不同批次之间都能正常工作,使仿真分析结果更接近芯片实际工作环境,测试5种工艺角在不同频率下的功耗与延时,以多米诺与非混淆电路为例,工作电压为1.2 V,环境温度为27 ℃,仿真结果如图7和图8所示。可以看出,功耗随频率提高而显著增加,在ss工艺角最低;延时随频率提高几乎恒定,在ff工艺角最小。

wdz7-t6.gif

wdz7-t7.gif

wdz7-t8.gif

    使用Synopsis Design Compiler综合基准电路ISCAS-89,将电路网表中的与非门、或非门和非门随机替换成多米诺逻辑混淆电路,替换数量为总门数的5%,替换前后的面积、延时、功耗开销如表2所示。同时,对设计的多米诺逻辑混淆电路与相关文献进行开销对比,如表3所示,可以发现,与文献[6]相比,功耗开销降低4.79%,面积开销降低2.16%;与文献[4]相比,延时开销降低16.66%,随着扇入数增加,多米诺逻辑混淆面积开销的优势将显现出来。

wdz7-b2.gif

wdz7-b3.gif

4 结论

    逆向工程是当今最为常用的解剖产品设计的攻击手段,对知识产权构成了严重的威胁。本文利用接触孔的虚实性,提出一种能有效防御逆向工程攻击的多米诺逻辑混淆电路设计方案,使用相同的电路结构实现布尔逻辑完备集。实验结果表明该设计具有正确的逻辑功能,与已有的混淆电路设计进行比较,相关开销均有所降低,可应用于硬件知识产权保护等信息安全领域。

参考文献

[1] OMAROUAYACHE R,MAURINE P.An electromagnetic imaging technique for reverse engineering of integrated circuits[C].IEEE Asia-Pacific Conference on Applied Electromagnetics,Langkawi,2016:352-357.

[2] VIJAYAKUMAR A,PATIL V C,HOLCOMB D E,et al.Physical design obfuscation of hardware: a comprehensive investigation of device and logic-level techniques[J].IEEE Transactions on Information Forensics and Security,2017,12(1):64-77.

[3] MUTSCHLER A S.SEMI:Semi equipment industry stands to lose up to $4B annually due to IP infringement[J].Electronic News,2008,54(18):17-22.

[4] ROY J A,KOUSHANFAR F,MARKOV I L.Ending piracy of integrated circuits[J].Computer,2010,43(10):30-38.

[5] XIE Y,SRIVASTAVA A.Mitigating SAT attack on logic locking[M].Springer Berlin Heidelberg:Cryptographic Hardware and Embedded Systems,2016.

[6] 陈伟.面向硬件安全的逻辑电路混淆技术研究[D].长沙:湖南大学,2015.

[7] PATIL V C,VIJAYAKUMAR A,KUNDU S.On metaobfuscation of physical layouts to conceal design character-istics[C].IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems,Storrs,2016:147-152.

[8] BECKER G T,REGAZZONI F,PAAR C,et al.Stealthy dopant-level hardware trojans[M].Springer Berlin Heidel-berg:Cryptographic Hardware and Embedded Systems,2013.



作者信息:

李立威,汪鹏君,张跃军

(宁波大学 电路与系统研究所,浙江 宁波315211)