《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > 不同设计参数对SOI射频开关小信号的影响
不同设计参数对SOI射频开关小信号的影响
2019年电子技术应用第2期
莘海维,刘张李
上海华虹宏力半导体制造有限公司,上海201203
摘要: 基于0.2 μm SOI RF工艺平台,设计了串联支路、并联支路、单刀单掷、单刀双掷等电路结构,分析研究了单级宽度、级联数目、偏置电阻、偏置电压等设计参数对射频开关小信号特性的影响。通过实验数据,讨论各参数对射频开关小信号特性,主要包括射频开关的插入损耗和隔离度的影响,为射频开关设计提供参考。
中图分类号: TN432
文献标识码: A
DOI:10.16157/j.issn.0258-7998.181774
中文引用格式: 莘海维,刘张李. 不同设计参数对SOI射频开关小信号的影响[J].电子技术应用,2019,45(2):16-19,22.
英文引用格式: Xin Haiwei,Liu Zhangli. Analysis the scatter parameter of SOI RF switch with different design structure[J]. Application of Electronic Technique,2019,45(2):16-19,22.
Analysis the scatter parameter of SOI RF switch with different design structure
Xin Haiwei,Liu Zhangli
Shanghai Huahong Grace Semiconductor Manufacturing Corporation,Shanghai 201203,China
Abstract: Based on commercial 0.2 μm SOI RF process platform, the influence of stack, width, bias resistance and bias voltage on scatter parameter characteristics of test structure for SOI RF switch application is investigated, including series branch, shunt branch, single-pole-single-throw, and single-pole-double-throw. The impacts of different design on RF switch insertion loss and isolation are discussed in detail. The result can be reference as device optimization and circuit design.
Key words : SOI;RF switch;scatter parameter;IL;isolation

0 引言

    在射频前端模块中,射频开关在信号切换中发挥关键作用。绝缘体上硅(Silicon-on-Insulator,SOI)工艺因其与传统CMOS工艺兼容,具备与LNA(Low Noise Amplifier)等器件集成的潜力,近年来取得长足发展[1]。因其性价比更好,在射频开关市场,SOI基本取代了GaAs[2]。SOI晶圆因其引入埋氧层,富陷阱层和高电阻率衬底,极大改善了射频开关的性能[3]。在射频开关工艺领域,IBM、Globalfoundries、STMicro、Towerjazz取得了很好的进展[2,4-8],主要关注开关参数优值的提高,击穿电压的提高及谐波能力的改善。国内基于SOI也报道了SPDT、SP8T的相关实验结果[9-11],MEMS开关技术及进展[12-13]。然而,着重比较不同设计参数对射频开关结构小信号的影响鲜有报道。

1 实验设计

    射频开关结构设计最主要的是串联支路,晶体管的导通电阻主要影响射频开关的插入损耗;并联支路起辅助作用,提高隔离度的作用相当明显。射频开关传输的较高功率射频信号,需要在晶体管的栅极、体区增加直流偏置电阻,减小射频信号的泄漏。一般地,源漏之间也会增加直流偏置电阻,使级联的晶体管处于一致的偏置状态。为研究单级宽度和级联数目对串联支路和并联支路的影响,设计了相关测试结构,如表1所示。将单个串联支路和单个并联支路组合起来,形成单刀单掷电路结构。两者的栅极电压和体区电压采用互补的偏置。偏置电压条件如表2所示。单刀双掷结构是将两个单刀单掷结构组合起来,加载偏置电压状态类似。串联支路、并联支路、单刀单掷以及单刀双掷的电路结构如图1所示。

wdz1-b1.gif

wdz1-b2.gif

wdz1-t1.gif

    工艺平台基于0.2 μm SOI RF工艺,选用的SOI晶圆具有高阻衬底和陷阱层,减小衬底损耗,能够改善射频开关的小信号性能。所采用的工艺步骤基本与体硅工艺兼容。该工艺平台的射频开关品质因子为143 fs,选用的栅极长度Length为0.2 μm,实验选取频率为900 MHz。本文主要基于已经过验证的PSP SOI RF模型仿真结果进行分析讨论。如图2所示,模型验证结构选用串联支路,Width=2 mm, Stack=8, 各偏置电阻均为50 kΩ,ON和OFF偏置电压如图2所示。从图中可以看出,导通状态时的插入损耗和关断状态的隔离度在频率范围为0~5 GHz内,测试数据与模型吻合较好。

wdz1-t2.gif

2 结果分析及讨论

2.1 单级宽度对小信号的影响

    图3为不同单级宽度对串联支路插入损耗和隔离度的影响。结构所采用级联数目为12级。从图3(a)中可以看出,当单级宽度增大时,插入损耗将减小(绝对值)。单级宽度为0.5 mm时,插入损耗为-1.292 dB;当宽度增大到3 mm时,插入损耗为-0.313 3 dB。插入损耗对单级宽度变化敏感。可以理解为晶体管宽度增大时,该支路的等效电阻值变小,对射频信号的阻挡作用减弱,射频信号更易从一个射频端口传输到另一个射频端口。当然,较大的单级宽度,意味着射频开关占用较大面积。从图3(b)中可以看出,当单级宽度增大时,隔离度将减小(绝对值)。单级宽度为0.5 mm时,隔离度为-46.41 dB;当宽度增大到3 mm时,隔离度为-28.45 dB。隔离度对单级宽度变化敏感。可以理解为晶体管宽度增大时,该支路的等效电容变大,对射频信号的阻挡作用减弱,信号更易从一个射频端口泄漏到另一个射频端口。为减小信号泄漏,串联支路需要采用较小的单级宽度。实际应用中,插入损耗的性能需要首先考虑,串联支路当采用较大宽度;可以通过并联支路的引入,达到改善隔离度的目的。

wdz1-t3.gif

2.2 级联数目对小信号的影响

    射频开关传输功率一般较大,需要承受较高的电压,一般会采用级联的结构。图4所示为不同级联数目对串联支路插入损耗和隔离度的影响。结构所采用单级宽度为2 mm。从图4(a)中可以看出,当级联数目增大时,插入损耗将越大(绝对值)。级联数目为6时,插入损耗为-0.208 8 dB;当级联数目为16时,插入损耗为-0.554 dB。插入损耗对级联数目变化敏感。当级联数目增加时,该支路的等效电阻值变大,对射频信号的阻挡作用变大,射频信号更难从一个射频端口传输到另一个射频端口。而关断状态时,如图4(b)中可以看出,当级联数目增加时,隔离度将增大(绝对值)。级联数目为6时,隔离度为-25.82 dB;当级联数目为16时,隔离度为-34.98 dB。隔离度对级联数目变化敏感。当晶体管处于关断状态时,等效成关断电容。当增加级联数目时,相当于多串联了电容进入信号通路,等效电容变小,对射频信号的阻碍作用变大,隔离度将变得更好。

wdz1-t4.gif

2.3 偏置电阻对小信号的影响

    射频开关作为信号切换元件,需要通过偏置电压来实现导通和关断。因为传输的是高频信号,应放置偏置电阻防止信号泄漏。图5 所示为栅极、体区和源漏之间偏置电阻对串联支路插入损耗和隔离度的影响。结构所采用单级宽度为2 mm,级联数目为12级。如图5(a)所示,偏置电阻越大,串联结构的插入损耗越小(绝对值)。偏置电阻越大,对射频信号的隔离能力越强,能够改善插入损耗,当偏置电阻为50 kΩ时,插入损耗的变化趋于饱和。实际设计中,该电阻一般在几十kΩ。如图5(b)所示,偏置电阻越大,串联结构的隔离度越小(绝对值)。偏置电阻越大,对射频信号的隔离能力越强,信号泄漏较少,隔离度变差。当偏置电阻为50 kΩ时,隔离度的变化也趋于饱和。实际应用中还需考虑开关速度,则偏置电阻不能过大。

wdz1-t5.gif

2.4 偏置电压对小信号的影响

    图6所示为偏置电压对串联支路插入损耗和隔离度的影响。结构所采用单级宽度为2 mm,级联数目为12级。如图6(a)所示,当栅极电压Vg为0 V时,晶体管基本没有开启,插入损耗为-29.59 dB。当Vg高于1 V时,插入损耗的变化较小。开启状态,一般偏置电压为+VDD,使得晶体管充分开启,甚至可以加载一定的过驱动电压。如图6(b)所示,关断状态时,需要在栅极和体区同时加载-VDD,使得晶体管处于完全关断状态,体区的负偏压能够减小器件源区/漏区和体区之间的结电容,从而减小关态电容,有效提高隔离度。Vg和Vb同时加载负电压对隔离度的影响比单独加载Vg或Vb负电压时的大。实际应用中,可以通过偏置电路实现栅极电压Vg和体区电压Vb的同步变化。

wdz1-t6.gif

2.5 不同结构小信号性能 

    图7所示为串联支路(Series)、并联支路(Shunt)、单刀单掷(SPST)、单刀双掷(SPDT)电路结构的插入损耗和隔离度。串联支路(Series)单级宽度为2 mm,级联数目为12级;并联支路(Shunt)单级宽度为0.5 mm,级联数目为12级。结构选取电阻为50 kΩ,电压偏置按表2加载,VDD=2.5 V。图7(a)为不同结构的插入损耗。从图中可以看出,串联支路的插入损耗为-0.416 3 dB。单刀单掷结构的插入损耗为-0.442 7 dB,这主要是由于并联支路的引入。虽然并联支路处于关断状态,但是还是会泄漏掉部分射频信号,所以单刀单掷结构的插入损耗会退化0.026 4 dB。同理,对于单刀双掷结构,由于引入了更多的信号泄漏路径,插入损耗为-0.477 8 dB,较单刀单掷结构退化了0.035 1 dB。图7(b)所示为不同结构的隔离度。从图中可以看出,串联支路的隔离度为-32.08 dB。单刀单掷结构的隔离度为-44.99 dB,这主要是由于并联支路的引入。并联支路作为辅助部分,在串联支路关断时,并联支路是导通的。从串联支路泄漏过来的信号会经并联支路泄漏到地,所以单刀单掷结构的隔离度会改善12.91 dB。同理,对于单刀双掷结构,由于引入了更多的信号泄漏路径,隔离度为-51.42 dB,较单刀单掷结构改善了19.34 dB。由此可见,并联支路的引入,将明显改善射频开关的隔离度。并联支路的引入只是较小程度使得插入损耗退化。在实际设计中,普遍采用增加并联支路的结构。

wdz1-t7.gif

3 结论

    本文通过设计串联支路、并联支路、单刀单掷、单刀双掷电路结构分析了设计参数对射频开关小信号的影响。当单级宽度增大时,插入损耗(绝对值)将越小,隔离度(绝对值)将越小;当级联数目增大时,插入损耗(绝对值)将越大,隔离度(绝对值)将越大;偏置电阻越大,串联结构的插入损耗(绝对值)越小,隔离度(绝对值)越小,在50 kΩ接近饱和;导通时,应在栅极加载+VDD,使得晶体管充分开启,关断状态时,需要在栅极和体区同时加载-VDD,使得晶体管处于完全关断状态;比较分析了串联支路、并联支路、单刀单掷、单刀双掷电路结构的插入损耗和隔离度,指出增加并联支路的结构的重要性。

参考文献

[1] PURAKH R V,ZHANG S,TOH R T,et al.A 130 nm RFSOI technology with switch, LNA,and EDNMOS devices for integrated front-end module SoC applications[C].IEEE Radio Frequency Integrated Circuits Symposium,2015:47-50.

[2] GIANESELLO F,MONROY A,VIALLA V,et al.Highly linear and sub 120 fs Ron x Coff 130 nm RF SOI technology targeting 5G carrier aggregation RF switches and FEM SOC[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,2016:9-12.

[3] Soitec.Innovative RF-SOI Wafers fro Wireless Applications[DB/OL].[2018-06-20].https://www.soitec.com/media/up-load/3_publications/RFSOI/soitec_rf-soi_substrates_wp.pdf.

[4] JAFFE M,ABOU-KHALIL M,BOTULA A,et al.Improve ments in SOI technology for RF switches[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,2015:30-32.

[5] RABBENI P A,JOSEPH A,LETAVIC T,et al.RF SOI revolutionizing RF system design[J].Microwave Journal,2015,58(10):1-8.

[6] BOTULA A,JOSEPH A,SLINKMAN J,et al.A thin-film SOI 180 nm CMOS RF switch technology[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,2009:1-4.

[7] SHAKED Z,HURWITZ P,HEIMAN A,et al.SOI technology for front end applications[C].IEEE International Conference on Microwaves,Communications,Antennas and Electronic Systems,2015:1-3.

[8] TOH R T,PARTHASARATHY S,SUN T.A 300 mm foundry HRSOI technology with variable silicon thickness for integrated FEM applications[C].IEDM16:2.4.1-2.4.4.

[9] 蒋东铭,陈新宇,许正荣,等.基于CMOS SOI工艺的射频开关设计[J].固体电子学研究与进展,2014,34(2):142-145,162.

[10] 田亮,陈磊,周进,等.低插入损耗高隔离度SOI射频开关电路的研究[J].微电子学,2009,39(5):653-656.

[11] 陈磊,赵鹏,崔杰,等.用于多模多频射频前端的单刀八掷SOI天线开关设计[J].固体电子学研究与进展,2014,34(1):65-68,100.

[12] 曹合适,粟雅娟,张斌珍,等.微纳机电开关研究现状[J].电子技术应用,2015,41(9):21-24,32.

[13] 刘立,胡磊,丑修建.发展中的RF MEMS开关技术[J].电子技术应用,2016,42(11):14-17,21.



作者信息:

莘海维,刘张李

(上海华虹宏力半导体制造有限公司,上海201203)