高线性度CMOS模拟乘法器设计与仿真-AET-电子技术应用

高线性度CMOS模拟乘法器设计与仿真

2020年电子技术应用第1期

丁坤1，田睿智1，汪涛1，2，王鹏1，易茂祥1，张庆哲1

1.合肥工业大学电子科学与应用物理学院国家示范性微电子学院，安徽合肥230009； 2.中国科学技术大学信息科学技术学院，安徽合肥230027

摘要： 设计和仿真了一种高线性度CMOS模拟乘法器。采用有源衰减器对输入信号进行预处理，CMOS Gilbert乘法单元对信号进行乘法运算，同时设计了偏置电路。在±1.8 V电源电压下，输入范围为±0.6 V时，通过优化器件参数，乘法器输出幅度小于±25 mV且具有高线性度。乘法器-3 dB带宽为181 MHz，有着良好的倍频特性。此外，对乘法器的温度特性进行了仿真，讨论了线性度与输出幅度之间的关系，优化设计了乘法器版图。在较宽输入范围内，本文乘法器线性度明显高于参考文献。

关键词： 模拟乘法器 CMOSGilbert单元有源衰减器高线性度

中图分类号： TN432
文献标识码： A
DOI：10.16157/j.issn.0258-7998.190954
中文引用格式： 丁坤，田睿智，汪涛，等. 高线性度CMOS模拟乘法器设计与仿真[J].电子技术应用，2020，46(1)：52-56，61.
英文引用格式： Ding Kun，Tian Ruizhi，Wang Tao，et al. Design and simulation of high linearity CMOS analog multiplier[J]. Application of Electronic Technique，2020，46(1)：52-56，61.

Design and simulation of high linearity CMOS analog multiplier

Ding Kun1，Tian Ruizhi1，Wang Tao1，2，Wang Peng1，Yi Maoxiang1，Zhang Qingzhe1

1.National Model Institute of Microelectronics，School of Electronic Science and Applied Physics，Hefei University of Technology， Hefei 230009，China； 2.School of Information Science and Technology，University of Science and Technology of China，Hefei 230027，China

Abstract： A high linearity CMOS analog multiplier is designed and simulated. The input signal is preprocessed by active attenuator and the CMOS Gilbert multiplier is used for multiplication of the signal, and the bias circuit is designed meanwhile. When the supply voltage is ±1.8 V and the input range is ±0.6 V, the output range is less than ±25 mV and good linearity of the analog multiplier is obtained using optimized characteristics of transistors. The frequency doubling character of the analog multiplier is favorable since the -3 dB bandwidth of the analog multiplier is 181 MHz. Moreover, the temperature characteristic of multiplier is simulated and the layout of multiplier is designed optimally，and the relationship between linearity and output amplitude is discussed. The linearity of the multiplier during wider input range proposed herein is higher than that in the references.

Key words : analog multiplier；CMOS Gilbert unit；active attenuator；high linearity

0 引言

模拟乘法器是模拟信号处理系统的重要组成部分，在自动增益控制、锁相环、调制、解调、相位检查、频率变换、信号平方开方、神经网络和模糊积分系统等方面有着广泛应用^[1-3]。实现模拟乘法运算有多种方法，一般有霍尔效应法、磁阻乘法器、脉冲高/宽调制、1/4平方差法、三角波平均法、对数与反对数法、可变跨导法、开关电容法、电流模法和CMOS电流平方法等^[4-6]。全部采用MOS器件构成的模拟乘法电路易于和其他电路实现单片集成，增加芯片集成度；随着芯片集成度的提高，信号之间的串扰增加，导致芯片失效，对芯片进行抗噪设计非常重要；线性度反映器件的抗干扰能力和容纳噪声能力，在信号完整性领域具有重要意义^[7]。

随着CMOS特征工艺不断缩小，为保证MOS管工作在饱和区，必须限制信号的线性输入范围，传统的CMOS Gilbert乘法单元电路难以实现较宽的输入范围，抗噪声能力十分有限^[8-9]，为解决CMOS Gilbert乘法单元的这些缺陷，就必须加入信号衰减电路对其进行优化^[10-11]。本文基于TSMC 0.18 μm工艺设计了一种高线性度CMOS模拟乘法器，通过优化电路和器件结构，在HSPICE环境下对CMOS模拟乘法器的直流、交流、倍频、噪声及温度等特性进行仿真和优化，分析了各项关键性能参数并与参考文献进行了比较。

1 模拟乘法器电路结构设计

本文采用有源衰减器来提高CMOS模拟乘法器的信号处理能力，对输入信号进行衰减，并使用源跟随器对信号的电位进行平移，通过对信号的预处理来提高乘法器的性能。电路主要由有源衰减器、CMOS Gilbert乘法单元和偏置电路三部分组成。有源衰减器对输入信号进行衰减及电位平移，CMOS Gilbert乘法单元对预处理后的信号进行乘法运算，偏置电路为电流源提供偏置电压。

1.1 CMOS Gilbert乘法单元

CMOS Gilbert乘法单元的电路拓扑结构如图1所示。其中M7、M11和M12为NMOS电流源，V_b为电流源M7的偏置电压，M1~M6构成MOS型Gilbert六管乘法单元^[4]。V_x1、V_x2、V_y1和V_y2为输入信号端，V_o1和V_o2为输出信号端。设K=0.5μ_nC_OX，W/L=1，K₁=K₂=K₃=K₄=K₅=K₆=_K。经推导得到：

其中，I₁～I₄、I₁₁和I₁₂分别为M1、M2、M3、M4、M11和M12的源漏电流，I_SS为M5和M6的源漏电流，U_X=V_x1-V_x2，U_Y=V_y1-V_y2。

从式(2)所给的近似条件中可以看出，在很小的情况下，CMOS Gilbert乘法单元实现了乘法运算。为满足这一近似条件，在CMOS Gilbert乘法单元的两个输入端X和Y各加入一对有源衰减器。

1.2 有源衰减器

X信号的有源衰减器电路拓扑结构如图2所示。电路为对称结构，分别处理两个输入端的X信号。以左半边电路为例，P管M13工作在线性区，P管M17工作在饱和区，构成有源衰减器^[7]。N管M25工作在饱和区，作为源跟随器。M21为电流源，与M25构成电位平移电路。V_x3和V_x4为输入信号端，V_x1和V_x3为输出信号端。记M25的栅电压为V₁，设V_TH13=V_TH17=V_TH，V₁与输入电压的关系为：

可见，适当调节M13和M17的沟道宽度和沟道长度即可获得合适的衰减系数。Y信号有源衰减器的原理与X信号有源衰减器的原理相同。

1.3 偏置电路

偏置电路拓扑结构如图3所示，由三个漏栅短接的NMOS串联组成，通过调节M8~M10的宽长比来确定偏置电压，其中V_b为输出电压端。

1.4 整体电路及参数

CMOS模拟乘法器整体电路结构及参数如图4和表1所示。该电路主要由CMOS Gilbert乘法单元电路、有源衰减器电路、偏置电路等几个模块构成。

在图4中，从左到右依次为偏置电路、X信号有源衰减器、CMOS Gilbert乘法单元和Y信号有源衰减器。基于TSMC 0.18 μm工艺，通过优化，模拟乘法器整体电路中各MOS管宽长比如表1所示。

2 模拟乘法器电路仿真结果

基于TSMC 0.18 μm工艺，采用工艺库中的3.3 V器件，经仿真各优化后的MOS管耐压情况符合工艺要求。在HSPICE环境下对乘法器的直流传输特性、交流特性、倍频特性以及温度特性进行仿真。

2.1 直流传输特性

当V_x4=0 V，V_y3=0 V时，使V_x3分别从0.6 V至-0.6 V以步长0.2 V进行直流传输特性扫描，当从-0.6 V至0.6 V以步长0.2 V增加，得到X端直流传输特性如图5所示，其中V_out=V_o1=V_o2。

取电压范围最大的两条直线用最小二乘法拟合得到直线方程：y₁=-0.041 49x1+0.000 15，最大非线性误差为3.84%；y₂=0.002 5x₂+0.000 01，最大非线性误差为3.81%。

输入范围为±0.9 V时，X端直流传输特性如图6所示。可线性拟合为：y₁=-0.005 87x₁+0.000 44，最大非线性误差为5.52%；y₂=0.005 7x₂+0.000 05，最大非线性误差为5.72%。

2.2 交流传输特性

当V_x4=-0.6 V，V_y3=-0.6 V，V_y4=0.6 V时，在V_x3输入直流偏压为0.6 V、幅值为0.2 V的交流信号，频率从0.5 GHz到100 kHz以每10 Hz为单位衰减，得到X端交流传输特性如图7所示，可得出乘法器-3 dB带宽为181 MHz。

2.3 倍频特性

在Vx3端输入频率为500 kHz的正弦信号，在V_x4输入与V_x3频率幅度相同、相位相反的正弦信号，令V_x=V_x3-V_x4。同理，在V_y3端输入频率为500 kHz的正弦信号，在V_y4输入与V_y3频率幅度相同、相位相反的正弦信号，令V_y=V_y3-V_y4。可得到输出的仿真结果如图8所示，可以看出输出信号的频率是输入信号的两倍，即模拟乘法器实现了原输入信号的倍频。

在V_x端输入频率为20 kHz、幅值为0.2 V的正弦信号，在V_y端输入频率为500 kHz、幅值为0.2 V的正弦信号。得到该模拟乘法器的双边带调幅仿真结果如图9所示。

2.4 温度特性

不同温度下的输出响应如图10和图11所示。从图10可见，随着温度的升高，输出幅度会减小。在图11中，以27 ℃曲线中0 dB为参考点，当温度为-46 ℃时，输入信号为134 MHz时的输出误差为3.04 dB；当温度为100 ℃时，输入信号为134 MHz时的输出误差为-3.19 dB。

2.5 噪声分析

模拟乘法器的噪声仿真曲线如图12所示。可以看出，在频率为100 kHz时，等效输入噪声为287 nV/ wdz4-2.5-x1.gif ，等效输出噪声为9.83 nV/。

2.6 模拟乘法器版图的优化设计

基于TSMC 0.18 μm工艺，使用Cadence Virtuoso软件对该模拟乘法器的版图进行了优化设计，版图面积为(215×268)?滋m2，如图13所示。与文献[7]中所设计的版图相比，本文差分对管采用了共质心技术，并对大尺寸晶体管进行了拆分处理，有效提高了版图性能，本文采用Si基CMOS工艺有利于与芯片其他Si基集成电路模块的系统集成，提高整个芯片的集成度。

3 模拟乘法器线性度分析与比较

3.1 模拟乘法器线性度与输出幅度的关系

在输入信号幅度固定为±0.6 V时，通过优化有源衰减器MOS管的宽长比来控制乘法器的输出幅度，研究其线性度和输出幅度的关系，如表2所示。由于乘法器性能取决于MOS晶体管的I-V特性，随着输出幅度减小，乘法器最大非线性误差也随之减小，但若输出幅度太小，信号便难于检测。乘法器输出幅度与线性度应折中考虑，根据实际应用需求优化器件参数。

3.2 与参考文献的线性度等参数的比较

在参考文献中，线性度用非线性误差这一指标来衡量，是反映乘法器性能的主要指标之一，本文乘法器与参考文献中的乘法器比较如表3所示。

通过综合比较模拟乘法器主要参数，如电源电压、输入电压范围、非线性误差、-3 dB带宽和特征工艺等，可见，和文献相比，本文采用的特征工艺和电源电压均符合当前集成电路发展趋势，本文乘法器在输入范围更宽的情况下（±0.6 V），非线性误差减小到3.84%，这表明本文乘法器的线性度明显优于现有文献。

4 结论

本文采用CMOS器件，通过优化电路结构和器件参数，设计了一种高线性度CMOS模拟乘法器。采用有源衰减器对输入信号进行预处理，将预处理之后的信号送至CMOS Gilbert乘法单元进行运算。与参考文献中的几款典型乘法器对比表明，本文通过优化设计电路结构和器件参数的集成电路设计方法^[12]，得到的乘法器具有输入范围更宽、非线性误差更小等优点，线性度明显提高，因此，本文模拟乘法器的抗噪声能力更强，将在信号完整性等领域有着重要应用。

参考文献

[1] 张桂英，戴宇杰，张小兴，等.一种结构简单的低压、低功耗CMOS 4象限模拟乘法器设计[J].南开大学学报(自然科学版)，2012，45(4)：63-66.

[2] PATEL D，AMIN G.Wideband and low power CMOS analog multiplier in deep submicron technology[J].International Journal of Engineering Sciences & Research Technology，2014，3(2)：909-913.

[3] 王春悦，梁潇，石文孝.基于改进的电流传送器的模拟乘法器设计[J].吉林大学学报(信息科学版)，2017，35(3)：229-234.

[4] HONG B，HAJIMIRI A.Analysis of a balanced analog multiplier for an arbitrary number of signed inputs[J].International Journal of Circuit Theory and Applications，2016，45(4)：483-501.

[5] JAFARI H，ABBASI Z，AZHARI S J.An offset-free high linear low power high speed four-quadrant MTL multiplier[J].Italian Journal of Science & Engineering，2017，1(3)：129-134.

[6] 王永杰，郭强.基于电流模电路的CMOS模拟乘法器设计[J].科学技术与工程，2012，12 (34)：9355-9357.

[7] Chen Chunhong，Li Zheng.A low-power CMOS analog multiplier[J].IEEE Transactions on Circuits and Systems II-Express Briefs，2006，53(2)：100-104.

[8] 吴湘锋，李志军，张黎黎.高精度电流模式四象限乘法器的设计与应用[J].微电子学，2015，45(4)：488-491.

[9] CRUZ-ALEJO J，OLIVA-MORENO L N.Low voltage FGMOS four quadrants analog multiplier[J].Advanced Materials Research，2014，918(2014)：313-318.

[10] 陆晓俊，李富华.一种低压高线性CMOS模拟乘法器设计[J].现代电子技术，2011，34(2)：139-144.

[11] 李志军，曾以成.多功能AB类四象限模拟乘法器[J].电子学报，2011，39（11）：2697-2700.

[12] 王鹏，汪涛，丁坤，等.一种高增益三级运算放大器[J].微电子学，2018，48(5)：579-584.

作者信息:

丁坤1，田睿智1，汪涛1，2，王鹏1，易茂祥1，张庆哲1

(1.合肥工业大学电子科学与应用物理学院国家示范性微电子学院，安徽合肥230009；

2.中国科学技术大学信息科学技术学院，安徽合肥230027)

原创声明：此内容为AET网站原创，未经授权禁止转载。