文献标识码： A
DOI：10.16157/j.issn.0258-7998.200063
中文引用格式： 马力科. 一种低成本VPX背板总线测试设备[J].电子技术应用，2020，46(10)：69-72，78.
英文引用格式： Ma Like. A low cost test equipment for high speed bus on VPX backplane[J]. Application of Electronic Technique，2020，46(10)：69-72，78.
0 引言
随着高速数据总线在嵌入式信号处理领域的广泛使用，嵌入式系统历经了从并行总线PCI、CPCI、VME、VXS，到高速串行总线CPCIe、VPX的演进。特别是自2006年VITA46系列VPX基本标准规范发布以来，VITA组织此后又陆续发布了VITA48 REDI加固增强机械设计规范，对VPX结构加固和散热进行了规范，解决了由于模块性能提高带来的功耗增加问题并提供了相应的风冷和加固导冷措施；而VITA65 OpenVPX规范进一步对VPX的机械尺寸、供电方式、散热方式和通信协议进行了规定，并补充了背板、模块等的标准架构，真正成为了一种具有开放式架构的信号处理平台。最新的VPX规范已更新至VITA65.1[1]。
VPX由于其平台灵活性、更高的传输带宽和灵活的交换能力，得到了广泛的推广，而VPX之所以具有如此强大的通信带宽和交换能力，其核心在于其采用了高速串行数据总线。高速串行总线以低压差差分信号传输，可通过单线1x或多线2x、4x、8x、16x等方式传输，且单线传输速率可覆盖1.25 Gb/s~12.5 Gb/s以上[2]。当数据信号传输速率达到Gb/s数量级以上后，高速信号完整性设计就是不可忽略的了，而如何对高速机箱背板的信号完整性进行测试验证，将是决定系统和设备是否可以可靠使用的关键[3]。
针对这一问题，传统的信号完整性测试方法，需要若干台价格昂贵的仪器设备测试，价格超过百万元，还只能每次测试一对信号线，测试效率低。本文针对VPX高速背板的特征，提出了一种低成本的VPX背板高速串行总线测试方法，可方便地一次性对多根高速信号线进行物理层、链路层、协议层测试，更加贴近实际使用环境，既灵活又节约了成本。
本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003024
作者信息:
马力科
(中国电子科技集团公司第十研究所，四川 成都610036)