《电子技术应用》
您所在的位置:首页 > 通信与网络 > 设计应用 > 一种基于国产嵌入式CPU核的BP神经网络SoC设计
一种基于国产嵌入式CPU核的BP神经网络SoC设计
2021年电子技术应用第4期
徐文亮
杭州电子科技大学 电子信息学院,浙江 杭州310018
摘要: 基于国产嵌入式CPU核CK803S及其SoC设计平台,设计一款BP神经网络SoC。给出了SoC的设计结构及BP神经网络硬件加速器的设计方案,针对BP神经网络硬件加速器中非线性的Sigmod和Guass激活函数,选择了一种既不影响速度又节约资源的方法来实现,并对其性能、功耗进行优化。验证结果表明,设计满足要求。
中图分类号: TN47;TN492
文献标识码: A
DOI:10.16157/j.issn.0258-7998.200949
中文引用格式: 徐文亮. 一种基于国产嵌入式CPU核的BP神经网络SoC设计[J].电子技术应用,2021,47(4):63-66.
英文引用格式: Xu Wenliang. Design of a BP neural network SoC based on domestic embedded CPU[J]. Application of Electronic Technique,2021,47(4):63-66.
Design of a BP neural network SoC based on domestic embedded CPU
Xu Wenliang
School of Electronic Information,Hangzhou Dianzi University,Hangzhou 310018,China
Abstract: The paper designs a Back Propagation(BP)neural network system on chip(SoC) based on the domestic embedded Central Processing Unit(CPU) CK803S and its SoC design platform. The design structure of SoC and the design scheme of BP neural network hardware accelerator are given, and for the non-linear BP activation functions Sigmod and Guass, a method that can save hardware resources while not affect the speed is selected to implement them,and optimize accelerator′s performance and power consumption.The verification results show that the design can meet the requirements.
Key words : BP neural network;domestic embedded processor CK803S;SoC design platform;FPGA implement

0 引言

    人工神经网络的实现方法主要分为硬件实现[1]和软件实现[2]两种。神经网络软件实现的方法具有并行度低和实现速度慢的特点,并且不能满足神经网络对实时运算的要求。除此之外,最大的缺点是用软件模拟实现的方法需要庞大体积的计算机作支持,这样就很不适合应用于嵌入式场景。基于硬件实现的神经网络具有运算速度快、并行性高等优点[3],并且在实时运算方面也能满足要求。综合考虑,本文采用硬件实现的方法来设计人工神经网络。

    本文设计的目的是找到一种方法——硬件实现的神经网络能够进行动态调节,既可以实现神经网拓扑结构的动态调节,即每层网络和每层神经元的个数动态可调,也可以实现输入权值和阈值的自动更新。本文以BP神经网络为例,使用国产嵌入式CPU CK803S及其SoC设计平台SmartL-Prime,实现一款BP神经网络SoC的设计。




本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003465




作者信息:

徐文亮

(杭州电子科技大学 电子信息学院,浙江 杭州310018)

此内容为AET网站原创,未经授权禁止转载。