《电子技术应用》
您所在的位置:首页 > 模拟设计 > 业界动态 > 先进封装,风暴袭来

先进封装,风暴袭来

2022-09-07
来源:半导体产业纵横

半导体不断发展的情况下,对于头部封装企业,先进封装已经成为重要的盈利增长点。以长电科技为例,先进封装的均价是传统封装均价的10倍以上,且倍数在持续加大,2021年的营收中,先进封装收入占比更是达到60%。

根据Yole数据,2021年全球封装市场规模约达777亿美元。其中,先进封装全球市场规模约350亿美元。在先进封装市场持续扩张的情况下,无论是晶圆代工厂还是封测厂,都提前布局先进封装。于是,先进封装的赛道纷纷挤满了各大玩家。

各大厂先进封装技术横向对比

目前先进封装中主要分为2D封装、2.5D封装、3D封装三种类型。

2D封装

2D封装是指在基板的表面水平安装所有芯片和无源器件的集成方式。2D封装上包括FOWLP、FOPLP等技术。

在FOWLP领域,各大公司都推出了不同命名方式的封装,例如台积电的InFO、日月光的eWLB、华天科技的eSiFO、长电科技的ECP。

首先来看,台积电在2017年开发的InFO技术。实际上,InFO技术与大多数封装厂的Fan-out类似,可以理解为多个芯片Fan-out工艺的集成,主要区别在于去掉了silicon interposer,使用一些RDL层进行串连。苹果2016年推出的iPhone7中的A10处理器,采用台积电16nm FinFET工艺以及InFO技术,成功将AP与LPDDR整合在同一个封装中。

06152954829450.png

InFO封装 来源:台积电

在InFO方案上,台积电推出了两种方式,InFO-oS、InFO-R。InFO-oS利用InFO技术并具有更高密度的2/2?m RDL线宽/空间。它可以在SoC上实现混合焊盘间距,在>65x65mm基板上具有最小40?m I/O间距、C4 Cu bump pitch最小为130μm。

06153312768145.png

eWLB封装 来源:日月光

其次,在Fan-out封装方面,日月光同样推出相关解决方案,并将其命名为eWLB。值得注意的是,国内长电科技旗下星科金朋新加坡厂同样拥有eWLB封装。

2.5D封装

2.5D封装通常是指既有2D的特点,又有部分3D的特点,其中的代表技术包括英特尔的EMIB、台积电的CoWoS、三星的I-Cube。

英特尔的EMIB的概念与2.5D封装类似,但与传统2.5D封装的区别在于没有TSV。也正是这个原因,EMIB技术具有正常的封装良率、无需额外工艺和设计简单等优点。

英特尔工艺和产品集成总监Ramune Nagisetty表示:“当前一代的EMIB提供55微米的微型凸点间距,并且路线图可以达到36微米。”将其与典型有机封装的100微米凸点间距进行比较,EMIB可以实现更高的凸点密度。

实际上,英特尔和AMD携手打造的“Kaby Lake-G”平台处理器以及Stratix10 FPGA就是EMIB技术的首次预演。

台积电的CoWoS技术也是一种2.5D封装技术。根据中介层的不同可以分为三类,一种是CoWoS_S使用Si衬底作为中介层,另一种是CoWoS_R使用RDL作为中介层,第三种是CoWoS_L使用小芯片(Chiplet)和RDL作为中介层。

台积电InFO与CoWoS之间的区别在于,CoWoS针对高端市场,连线数量和封装尺寸都比较大;InFO针对性价比市场,封装尺寸较小,连线数量也比较少。

第一代CoWoS主要用于大型FPGA。CoWoS-1的中介层芯片面积高达约800mm?,非常接近掩模版限制。第二代CoWoS通过掩模拼接显着增加了中介层尺寸。台积电最初符合1200mm?的要求,此后将中介层尺寸增加到1700mm?。这些大型封装称为CoWoS-XL2。

最近,台积电公布的第五代CoWoS-S的晶体管数量将增加20倍,中介层面积也会提升3倍。第五代封装技术还将封装8个128G的HBM2e内存和2颗大型SoC内核。

三星的具有的先进封装包括I-Cube、X-Cube、R-Cube和H-Cube四种方案。其中,三星的I-Cube同样也属于2.5D封装。

2018年,三星发布了I-Cube2,可以集成一个逻辑裸片和两个HBM裸片的技术。目前,三星推出下一代2.5D封装技术是I-Cube4。I-Cube4包含四个HBM和一个逻辑芯片,是I-Cube2的进一步升级。

3D封装

3D封装和2.5D封装的主要区别在于:2.5D封装是在Interposer上进行布线和打孔,而3D封装是直接在芯片上打孔和布线,电气连接上下层芯片。

3D领域主要有台积电的SoIC技术、英特尔的Foveros技术、三星的X-Cube技术。

台积电SoIC技术属于3D封装,是一种晶圆对晶圆(Wafer-on-wafer)的键合技术。SoIC技术是采用TSV技术,可以达到无凸起的键合结构,把很多不同性质的临近芯片整合在一起,而且当中最关键、最神秘之处,就在于接合的材料,号称是价值高达十亿美元的机密材料。

SoIC技术将同质和异质小芯片集成到单个类似SoC的芯片中,具有更小尺寸和更薄的外形,可以整体集成到先进的WLSI(又名CoWoS和InFO)中。从外观上看,新集成的芯片就像一个通用的SoC芯片,但嵌入了所需的异构集成功能。

英特尔推出的Foveros技术,同样也是3D封装的一种。相较于EMIB的凸点间距为55-36um,Foveros将凸点间距进一步降低为50-25um。从3D Foveros的结构上看,最下边是封装基底,之上安放一个底层芯片,起到主动中介层的作用。在中介层里有大量的TSV 3D硅穿孔,负责联通上下的焊料凸起,让上层芯片和模块与系统其他部分通信。

Foveros已经实现了在Meteor Lake中的第二代部署,具有36μm的凸点间距。此外,英特尔还在研发下一代Foveros技术Foveros Omni和Foveros Direct。

三星的X-Cube 3D封装技术使用TSV工艺,目前三星的X-Cube测试芯片已经能够做到将SRAM层堆叠在逻辑层之上,通过TSV进行互联,制程是他们自家的7nm EUV工艺。

中国大陆的先进封装

实际上,以2000年为节点,我们可以将封装产业分为传统封装阶段和先进封装阶段。而封装是封装是我国半导体产业中发展最早、起步最快的行业。

现在,长电、通富微电、华天都已经进入全球封装企业前十。长电科技、通富微电、华天科技按营收口径分列第3、5、6位,长电科技已处于国际第一梯队,通富微电与华天科技处于国际第二梯队。

长电先进具备FC、PoP、Fan-out、WLP、2.5D/3D等先进封装的能力;星科金朋新加坡厂拥有Fan-out eWLB和WLCSP封装能力,韩国厂拥有SiP和FC系统封测能力,江阴厂拥有先进的存储器封装、全系列的FC倒装技术;长电韩国主营SiP高端封装业务。

华天科技在先进封装方面已经掌握了MCM、BGA、3D、SIP、MEMS、FC、TSV、Bumping、Fan-out、WLP等技术。

通富微电拥有Bumping、WLCSP、FC、BGA、SiP等先进封测技术。

2D封装

在Fan-out封装上,华天科技推出了拥有完全自主知识产权的晶圆级eSiFO。eSiFO的优势包括硅基板,翘曲小、应力低的高可靠性,生产周期短、工艺设备小的低成本、高集成度、系统级封装。目前已经可以为客户提供8英寸、12英寸晶圆级扇出封装。

而在eSiFO技术的基础上,可以通过TSV、Bumping等晶圆级封装的技术,实现3D、SiP的封装。

长电科技旗下星科金朋新加坡厂拥有eWLB技术,作为Fan-out封装技术的进一步升级,eWLB技术主要用于高端手机主处理器的封装,适用于高性能低功耗的芯片产品。

eWLB技术能够实现突破性的超薄封装,具有更高的I/O引脚数,散热性能和电气性能较强,可以提供低功耗、高性能的解决方案,同时扩展异构芯片集成能力,能够在不使用成本高昂的TSV技术的情况下,嵌入多个垂直三维互联的有源和无源元件到相同的晶片级封装。

2.5D、3D封装

长电科技2021年7月推出了一款使用Chip-Last封装工艺的高密度扇出式封装——XDFOI,应用场景主要集中在对集成度和算力有较高要求的FPGA、CPU、GPU、AI和5G网络芯片等

长电科技XDFOI技术,相较于2.5D TSV封装技术,具备更高性能、更高可靠性以及更低成本等特性。该解决方案在线宽或线距可达到2um的同时,可实现多层布线层,另外,采用了极窄节距凸块互联技术,封装尺寸大,可集成多颗芯片、高带宽内存和无源器件。

3D封装方面,华天科技推出了3D-eSinC解决方案。华天科技称,2022年将开展2.5D Interpose FCBGA、FOFCBGA、3D FOSiP等先进封装技术,以及基于TCB工艺的3D Memory封装技术,Double Sidemolding射频封装技术、车载激光雷达及车规级12英寸晶圆级封装等技术和产品的研发。

3DIC方面,长电科技推出了扩展eWLB。长电科技基于eWLB的中介层可在成熟的低损耗封装结构中实现高密度互连,提供更高效的散热和更快的处理速度。3D eWLB互连(包括硅分割)是通过独特的面对面键合方式实现,无需成本更高的TSV互连,同时还能实现高带宽的3D集成。

在2.5D/3D封装方面,通富微电在高性能计算领域建成了国内2.5D/3D封装平台(VISionS)及超大尺寸FCBGA研发平台。其中2.5D技术已于2021年成功开发,实现样品制作,目前正在配合客户做进一步产品认证和量产规划,预计2022年下半年到2023年,一些客户会逐渐进入2.5D封装量产阶段。

随着世界对算力需求的增长,当先进制程达到物理极限时,先进封装或许能够提供更新的动力。正如英特尔CEO帕特?基辛格所说:“到2030年,希望能将单个设备中的晶体管数量从1千亿个增加到1万亿个。现在对于技术专家们而言,既是最好的时代,也是最重要的时代。”



更多信息可以来这里获取==>>电子技术应用-AET<<

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。