钽电容器为高密度、高性能电子电路的设计人员提供了性能稳定的可靠高电容解决方案。钽电容器历来深受设计工程师的喜爱，广泛用于大容量储能、滤波和去耦等应用。钽电容器技术的进步包括聚合物阴极系统的成熟，这带来了更低的有效串联电阻 （ESR）、封装密度的显着提高以及有效串联电感 （ESL） 的降低。在这里，我们将研究这些发展对绩效的影响。

　　背景

　　钽电容器已经使用了将近 60 年。钽电容器以其长期可靠性和电容密度而著称，在军用和商业航空电子设备、植入式医疗电子设备、笔记本电脑、智能手机以及工业自动化和控制系统的设计中一直处于核心地位。

　　它们受欢迎的核心是它们的体积效率，每单位体积产生高电容。

　　钽电容器具有极大的表面积、高介电常数和相对薄的电介质，可在高达 50V 的工作电压下提供 1?F 至 2,200?F 范围内的最佳电容密度。

　　将先进的钽粉和高效封装相结合，使钽电容器领先于替代技术的进步一步。例如，今天的钽电容器能够在 0402 外壳尺寸中提供高达 22?F 的 4V 电流。在电压范围的另一端，可以在单个封装中找到 50V 时高达 47?F 的钽电容器，在通孔封装中甚至更高。

　　传统的钽电容器使用二氧化锰 （MnO 2 ） 作为阴极系统。这种半导体材料提供了一种自愈机制，可实现长期可靠性并且相对便宜。然而，其富含氧气的配方在涉及高温的极端情况下可能会导致着火。自 1990 年代中期以来，该行业一直致力于使导电聚合物成熟，以补充 MnO 2产品。导电性聚合物的电导率明显高于 MnO 2，有助于降低 ESR。这一进步，加上消除敏感应用中的点火风险，有助于推动对这项技术的投资。

　　钽电容设计的进步

　　制造商提供各种不同系列的固体钽电容器，这些电容器针对特定特性进行了优化，并针对不同的应用和细分市场。这些不同的产品系列包括优化，例如更低的 ESR、减小的尺寸、高可靠性（例如，军用、汽车和医疗）、减小的直流电流泄漏、更低的 ESL 和更高的温度。本文重点关注其中两个关注领域：降低 ESR 和减小尺寸。

　　· 更低的 ESR——这些器件针对最低 ESR 进行了优化，在脉冲或交流应用中提供更高的效率，并在高噪声环境中提供更好的过滤。

　　· 减小尺寸——这些器件结合使用高 CV 钽粉和高效封装，以紧凑的尺寸提供高电容。它们用于空间受限的应用，例如智能手机、平板电脑和其他手持消费电子产品。

　　低 ESR 钽电容

　　降低钽电容器的 ESR 一直是其设计中的一个重要研究领域。钽粉的选择和生产过程中阴极材料应用的工艺对 ESR 有显着影响。然而，对于给定的额定值（电容、电压、尺寸），这些因素主要是设计约束，并且在当今最先进的设备中大多是固定的。ESR 最显着的降低有两个来源：用导电聚合物代替 MnO 2作为阴极，以及从铁镍合金转换为铜作为引线框架材料。

　　传统钽电容器中 ESR 的主要贡献者是使用 MnO 2作为阴极材料。MnO 2的电导率约为 0.1 S/cm。相比之下，导电聚合物，例如聚 [3,4-乙烯二氧噻吩] （PEDT），其电导率在 100 S/cm 范围内。这种电导率的增加直接转化为 ESR 的显着降低。

　　几个额定值的 ESR 与频率图突出了钽电容器中聚合物阴极系统的优势。通过直接比较 MnO 2和聚合物中的 A-case 6.3V/47?F 额定值，可以看到在 100kHz 时聚合物设计的 ESR 降低了多达一个数量级。

　　引线框架材料是另一个改用导电性更高的材料可以提高 ESR 的领域。

　　铁镍合金（例如合金 42）一直是引线框架材料的传统选择。这些合金的优点包括低热膨胀系数 （CTE）、低成本和易于制造。铜作为引线框架材料的处理取得了重大进展，使其能够用于钽电容器设计。其导电性是合金 42 的 100 倍，其使用对 ESR 有可衡量的影响。举例来说，采用传统引线框架的 A 外壳 （EIA 3216） 中 Vishay 的 100?F/6.3V T55 聚合物钽电容器在 100kHz 和 25°C 时的最大 ESR 规格为 70mΩ。通过切换到铜引线框架，最大 ESR 规格可以降低到 40mΩ。

　　紧凑型钽电容器

　　在钽电容器设计中提高体积效率（电容密度）的两个主要因素是钽粉的演变和封装的改进。

　　用于电容器设计的钽粉的品质因数等于 C×V/质量 （CV/g）。显示了用于大规模生产的钽粉的演变过程。CV/g 的这些增加与较小的颗粒尺寸和提高的粉末纯度有关。在电容器设计中利用这些本身就是一个复杂的研究领域，需要大量的研发投资。

　　另一个对减少钽电容器设计尺寸的重大贡献是开发了超高效封装技术。整个行业中最常用的封装技术是引线框架设计。这种结构在制造中非常有效，提供低成本和高产量。对于不受空间限制的应用，这些设备继续提供可行的解决方案。

　　然而，在许多以增加密度为主要设计标准的电子系统中，减小元件尺寸的能力是一个关键优势。为响应这一需求，制造商在封装技术方面取得了多项进展。与标准引线框架结构相比，无引线框架设计提高了体积效率。通过减小进行外部连接所需的机械结构的尺寸，这些设备可以利用这个额外的可用空间来增加电容器元件的尺寸，从而增加电容和/或电压。

　　在最新一代封装技术中，Vishay 获得专利的多阵列封装 （MAP） 结构通过在封装末端使用金属化层进行外部连接，进一步提高了体积效率。通过完全消除内部阳极连接，电容器元件的尺寸可以在可用体积内最大化。为了进一步说明体积效率的改进。这里电容器元件的体积明显增加了 60% 以上。这种增加可用于优化器件以增加电容和/或电压、减少 DCL（直流泄漏）和增加可靠性。

　　Vishay MAP 结构的另一个好处是降低了 ESL。通过消除包络机械引线框架，MAP 结构显着减小了已建立电流回路的尺寸。通过最小化电流环路，可以显着降低 ESL。如图 7 所示，与标准引线框架结构相比，这种减少可以达到 30% 的量级。ESL 的降低对应于自谐振频率的增加，从而扩展了电容器的有用频率范围。

　　结论

　　钽电容器的进步导致更低的 ESR、更低的 ESL 和更小的尺寸。导电聚合物阴极系统中使用的工艺和材料的成熟导致了稳定、可重复的性能。这激发了超出钽传统用途范围的重大设计活动。封装技术的改进导致更高的电容密度和 ESL 的降低。

　　结合起来，这两项进步为设计工程师提供了显着改善的电气性能、低寄生效应和更高的封装密度。

更多信息可以来这里获取==>>电子技术应用-AET<<