A/D变换器速度的不断提高，推动了软件无线电不断向前发展。传统的中频数字化正交解调系统中，前端数据处理部分的工作频率与数据率也大幅提升，工程师们不得不选择工作频率更高的可编程逻辑器件，由此带来的问题就是芯片选择的限制及成本的大幅上升。为此提出了一种新的中频数字化正交解调系统结构，在保留高速A/D的高数据率输出的同时，大幅降低现场可编程门阵列工作频率，并进行了仿真，验证了系统结构的可行性。
1 数字正交解调原理[1，2]
    数字正交解调结构如图1所示，参考和回波中频模拟信号经由2个A/D转换器同步采样量化，然后把数据送入现场可编程门阵列（FPGA）中实现数字下变频。在FPGA中，将参考中频的采样结果输入数字锁相环进行锁相之后，产生2路正交的数字中频载波信号。分别与回波中频信号的采样结果相乘，实现频域的搬移。再分别进行数字滤波得到I、Q 2路正交数字基带信号后，将数据输出至后端数据处理单元。

2 数据正交解调系统设计[3]
    图2所示为本文提出的中频正交解调结构框图，针对高速A/D转换器数据率大的特点，在FPGA内部，通过DEMUX将回波中频采样数据x(n)拆分为奇序列xo(n)和偶序列xe(n)，分别进行处理，使数据速率降为原先的一半。同时，为了使载波序列与X(n)拆分后序列正确匹配相乘，数字锁相环输出调整为2组4路载波信号： cos_odd与sin_odd、cos_even与sin_even与相应的回波拆分序列相乘。得到4路混频信号xl_odd(n)与xl_even(n)， xQ_odd(n)与xQ_even(n)输入数字滤波器。

由式(3)、式(5)可得一种新的数字滤波器结构形式(见图3)，其特点在于将数字信号序列拆分为2路，同时将滤波器系数拆分成2个子滤波器，通过2个子滤波器对2路拆分信号的滤波输出组合得到对原数字信号序列滤波输出的奇数项和偶数项。经过上述处理，子滤波器的工作频率可降为原滤波器频率的一半，因此在具体实现时可获得比原滤波器更高的工作频率，这样合成滤波器的工作频率可达到原滤波器工作频率的2倍以上。

    最后将2组混频输出信号xl_odd(n)与xl_even(n)，xQ_odd(n)与xQ_even(n)分别通过2个数字滤波器后，就可以得到解调后的正交基带信号I，Q。
3 仿真与分析[4][5]
    Simulink是MATLAB中的一种可视化仿真工具， 是一种基于MATLAB的框图设计环境，是实现动态系统建模、仿真和分析的一个软件包，被广泛应用于线性系统、非线性系统、数字控制及数字信号处理的建模和仿真中。本文使用了Simulink仿真系统来搭建系统模型，做原理级的仿真。
    本文使用的数字锁相环模型中，信号源产生频率为参考中频的模拟正弦波，经由零阶保持器理想均匀量化编码之后送入鉴相器，与余弦表的输出相乘后经环路滤波器得到相位误差，之后输入DCO。DCO根据相位误差计算之后产生对应频率的输出序列cos_odd与sin_odd，cos_even与sin_even输出到下变频单元的乘法器与回波中频采样序列进行混频。
    下变频单元模型中先对回波中频信号采样，采样序列先输入Buffer缓存，再经由DEMUX拆分为奇偶2个序列xo(n)与xe(n)，之后分别与输入相应乘法器与载波序列(cos_odd，sin_odd，cos_even，sin_even)进行混频，再输入拆分处理数字滤波器模型中进行低通滤波，最后将得到的I_odd与I_even奇偶合并为I，Q_odd与Q_even奇偶合并为Q，就得到了解调后的正交基带信号I，Q。
    仿真参数选取中频参考信号30 MHz，零阶保持模块的采样频率为150 MHz，仿真时间为1 ms，回波中频信号频率在29.995 MHz～30.005 MHz之间变化，将解调得到的基带信号作FFT得到仿真结果与理想结果对比如表1。

    由仿真结果可以看出，解调仿真结果与理论结果吻合很好，误差满足建模要求。模型完全可以达到要求的正交解调效果。
参考文献
[1] JEFFREY H.R[美]著.软件无线电[M].陈强译.北京：人民邮电出版社，2004.
[2] 杨小牛，楼才义，徐建良.软件无线电原理与应用[M]. 北京：电子工业出版社，2004.
[3] 田进军.基于频率步进高分辨雷达技术的目标识别研究[D].北京：北京航空航天大学博士学位论文，2008.
[4] Math Works，Inc.Matlab7.1 Help[Z].2005.
[5] 王平，王振荣.雷达的中频信号数字化正交解调[C].2007全国微波毫米波会议，2007.