在传输产品中，IP over SDH的基本思路，是将IP数据通过点到点协议(PPP)直接映射到SDH帧，从而省掉了中间复杂的ATM层。具体作法是先把IP数据报封装进PPP分组，然后再利用高级数据链路" title="链路">链路控制规程HDLC按照RFC1662的规定组帧，最后将字节同步映射进SDH包中，加上相应的SDH开销置入STM-N帧中。IP over SDH简单的系统结构如图1所示，其中PPP层的功能包括IP多协议封装、差错检验和链路初始化控制，而HDLC为PPP封装的IP数据包提供定界，并用01111110表示一帧的开始和结束。
　　本文讨论如何用全自动硬件方式实现图1中所示的HDLC模块。

1 传统的CPU实现方式
　　在图1中，HDLC模块实现一个HDLC总线到多个点对点HDLC接口之间的数据转发。将HDLC总线的接口称为ECC口，HDLC点对点接口称为DCC口。传统的实现方法如图2所示，是若干HDLC控制器芯片加一块CPU实现ECC到DCC的数据转发功能。CPU通过软件配置，向HDLC帧中插入或提取用户自定义的10个字节(包括源地址、目标地址、DCC端口号、帧长度等)。以下行为例，HDLC控制器在ECC接口接收数据后，向CPU申请使用SRAM中的缓冲区，CPU进行仲裁，分配缓冲区描述符BD，数据就可以存放在SRAM中。CPU在这些数据发送时需要指定DCC通道。由于数据量较大，每一帧都要进行BD的处理，且数据申请导致中断处理频繁，软件很容易出错。
　　另外，随着单板集成度的提高，ECC接口的数据量越来越大，DCC接口的通道也越来越多。如果采用传统的CPU实现方式，就必须不断增加HDLC控制器，所要求的CPU性能也越来越高，这在技术上难以实现，成本上也不能接受，因而必须确定一种更经济、有效的技术方式来实现大容量、高效率、低成本的ECC转发技术。采用硬件方式，无须或尽量减少CPU的干预，在ECC接口实现自动的HDLC数据转发。
　　笔者的目的是将HDLC控制器和CPU的大部分功能用硬件实现，在整个运作过程中，不需要CPU实时协助，可实现全自动控制，CPU只需在开始进行一些初始化和配置工作，同时为CPU提供一些统计信息，方便CPU了解模块数据传送的性能。
2 全自动硬件结构设计
　　硬件结构如图3所示，可划分为六大块：ECC接口的发送模块" title="发送模块">发送模块、ECC接口的接收模块" title="接收模块">接收模块、DCC接口的发送模块、DCC接口的接收模块、SRAM控制器和CPU接口。

　　ECC_TX控制：
　　·仲裁DCC_RX发过来的数据申请；
　　·从SRAM内读取数据到内部；
　　·按照要求添加前10个字节的信息；
　　·按照协议产生新的16位CRC；
　　·按照协议发送数据；
　　·按照协议进行重发操作；
　　·在操作正确完成后，更新BD和发送指针。
    ECC_RX控制：
　　·实时监控HDLC总线上的变化；
　　·解析正确的HDLC数据包，进行CRC检查；
　　·接收属于本地址的数据包到SRAM内；
　　·在发生错误的情况下，放弃已经存入SRAM内的数据；
　　·在数据包正确接收到SRAM之后，产生新BD并更新接收指针。
　　DCC_RX控制：
　　·接收的逻辑有8组，可同时接收；
　　·实时监控HDLC点对点的数据变化；
　　·解析正确的HDLC数据包，进行CRC检查；
　　·接收数据包到SRAM内；
　　·在发生错误的情况下，放弃已经存入SRAM内的数据；
　　·在数据包正确接收到SRAM之后，产生新BD并更新接收指针。
　　DCC_TX控制：
　　·发送是由自己控制，只需一套逻辑，8个通道轮流发送；
　　·判断是否有新的数据要发送(判断发送指针是否与接收指针一致)；
　　·从SRAM内读取数据到内部；
　　·分析前10个字节的信息，决定8个发送端口的其中1个发送；
　　·去除前10个字节的信息；
　　·按照协议产生新的16位CRC；
　　·按照协议发送数据；
　　·在操作正确完成之后，更新BD和发送指针。
　　SRAM控制器：
　　·这一部分实现数据的存取，ECC接收和发送各1个，DCC接收8个，DCC发送1个，共有11个数据申请；
　　·考虑到数据流量，SRAM采用16位宽。
　　CPU接口：
　　·配置前10个字节的信息，设置源地址和目标地址；
　　·复位通道；
　　·提供统计信息，供CPU分析运作情况。

3 数据流
　　(1)上行数据流
　　如图4所示，DCC接收到的数据(8个同时)→正确数据存放于SRAM内→数据取出，添加10字节，从ECC_TX发送出去。
　　(2)下行数据流
　　如图5所示，HDLC总线的数据→地址匹配且正确的数据存到SRAM内→数据取出，从DCC_TX的其中一个端口发送出去。