摘  要： 为了在实验室给宽带阵列信号处理设备的研制、维护提供一个较好的仿真环境，介绍了一种基于多片DSP芯片ADSP-TS201S" title="ADSP-TS201S">ADSP-TS201S和数字上变频器AD9857构成的宽带阵列信号源" title="宽带阵列信号源">宽带阵列信号源，模拟实现了最大带宽为4MHz的短波宽带阵列信号。主要包括系统设计方案、系统硬件设计和DSP软件设计等。 

    关键词： 宽带阵列信号源；AD9857；多DSP处理；同步

    跳频、突发等新通信技术由于具有低截获概率的优点，已成为高科技战争中的主要通信方式。对跳频、突发等信号进行接收、测向需要采用宽带阵列信号处理设备。 

    在宽带阵列信号处理设备的研制、调试和维护中，需要向设备提供参数灵活可变的宽带阵列信号。传统的方法是在实际环境中采集这些信号，这往往需要进行大量的外场试验和长时间的测试，花费大量的人力和物力；而且在实际环境中，由于短波信道的复杂多变，测试的可重复性差，信号参数也无法人为改变。如果采用性能良好的宽带阵列信号源模拟实际环境中接收到的信号，就能克服上述缺点，经济、省时、灵活地完成设备的调试和维护工作，从而加快设备的研制。 

    本文通过采用多片DSP和数字上变频器相结合的方法，设计实现了信号带宽最大可达4MHz、覆盖频率范围为1MHz～30MHz的多通道短波宽带阵列信号源。该信号源可通过微机的控制界面，灵活地设定信号调制类型，天线阵" title="天线阵">天线阵阵列流型、载波等系统参数，为宽带阵列信号处理设备的研制、维护提供较好的仿真环境。 

1 宽带阵列信号源设计方案 

    在实际环境中，信号经过短波信道传播后，具有多径、多普勒频移和相位起伏等特点，经天线阵接收后，多通道接收机收到的为对应天线阵阵元个数的阵列信号，此多路" title="多路">多路信号携带有因天线阵阵元间波程差不同引起的幅度和相位差。为了能真实地模拟具有这些特性的信号，本信号源采用DSP和DUC（数字上变频）芯片相结合的方法进行设计。DSP利于基带信号的实时处理，而DUC芯片基于DDS结构，具有频率分辨率高、频率变化速度快、易于控制等优点。 

    由于在短波频段，4MHz带宽内存在的信号数量、信号种类均较多，对应多阵元输出时，系统的运算量较大，依靠单一的高性能DSP无法满足实时性要求，因此，在该信号源设计中采用4片ADI公司TigerSHARC系列的高性能DSP芯片ADSP-TS201S来构成多DSP运算系统，运算产生多路I/Q基带信号。ADSP-TS201S是ADI公司的一个超高性能、静态超量程处理器，适合于大的信号处理任务和要求多DSP处理器的应用。其内核工作频率最高可达600MHz；1.6ns的指令周期，每周期能执行多达4条指令；若采用单指令多数据（SIMD）模式，可提供每秒48亿次40位MAC运算或者12亿次80位MAC运算；ADSP-TS201S片上提供了集成的无缝多处理器支持及为无缝多处理器连接提供了片内仲裁，很适合组成多处理器并行工作的方式，通过共享总线可无缝连接多达8个DSP；提供的4个全双工链路" title="链路">链路口为处理器间的通信提供了又一种途径，每个链路口组合起来最高吞吐量可达1GB/s。 

    数字变频器采用ADI公司的AD9857。AD9857是ADI公司的一款14位高性能数字正交上变频器，最高工作时钟可达到200MHz。内部集成有高速直接数字频率合成器、高性能数模转换器、时钟倍频电路、数字滤波器及其他数字信号处理功能。AD9857还提供了一个灵活的同步串行通信口，芯片的工作模式、输出载频、内插因子等可通过该串口进行配置。在本系统设计中，AD9857工作在正交调制模式，将基带数字信号调制到所需的载频上。 

2 宽带阵列信号源硬件设计 

2.1 系统组成与结构 

    宽带阵列信号源硬件结构如图1所示。 

    4片ADSP-TS201S组成的数字信号处理部分是整个系统的主控部分，它完成的功能主要有：根据系统控制参数设定系统的工作状态；产生控制AD9857工作的命令字；运算产生多路I／Q基带信号；对采样进来的两路音频信号作相应处理，用于产生两路同频信号，以验证阵列信号处理设备对于同频多信号的区分能力。 

    10片AD9857组成的多路波形生成部分用于将多路I／Q基带信号上变频到所需的载频上，其中每片AD9857的输出模拟一个天线阵阵元的输出。 

    USB接口单元部分作为系统与微机间的通信接口，用于传送由微机发出的控制参数。接口芯片采用PLX公司的USB2.0芯片NET2272，其数据传送速率最快可达到480Mb/s。当需要产生更宽带宽的信号时，4片DSP组成的多处理器运算能力有限，可通过该接口传递由微机运算产生的基带数据，从而方便进行系统的扩展。 

    系统的逻辑控制和数据缓存由Altera公司的StratixⅡ系列的FPGA芯片 EP2S60完成，它建立起系统中多种类型的数据通道。其片上提供的LVDS收、发模块可实现与ADSP-TS201S链路口的直接互连，灵活的可重新配置特点为实现接口电路提供了极大的方便。 

    系统中各单元部分的工作时钟由50MHz晶振通过时钟分配芯片分配后提供，从而保证系统在同一个时钟节拍下同步工作。 

2.2 AD9857工作原理 

    AD9857在本设计中工作于正交调制模式，它将交替输入的I/Q基带数据在内部进行串并转换，转换成两路并行的I、Q数据，分别进行内插和数字上变频，将基带信号上变频为数字中频信号，最后通过D/A变换输出模拟中频信号。AD9857内部的工作时序均由芯片内部工作时钟SYSCLK提供，SYSCLK由外部参考时钟倍频得到。本设计中，SYSCLK由50MHz的参考时钟在AD9857内部4倍频得到，即SYSCLK为200MHz。内插将基带数据的采样率提高到芯片内部的工作速率上，降低了DSP的处理负担，内插率N的大小由下式得到： 

其中，f_data为输入的I/Q基带数据的速率。 

    芯片的PDCLK引脚在该模式下为输入数据的时钟输出脚，时钟大小为2倍的f_data。为了保证10片AD9857输入数据的同步，其同步引脚TXENABLE的输入由同一个信号提供，使得10片AD9857的输入数据在同一时刻有效，保证了各片AD9857输入数据的同步。芯片的工作模式、时钟倍频因子、载频大小及内插率均可通过其串口灵活设置，本设计中串口时钟由50MHz参考时钟在FPGA内部十分频得到。 

2.3 多DSP处理模块设计 

    在本设计中，4片ADSP-TS201S采用松紧耦合相结合的方式组成多DSP并行处理系统。所谓松紧耦合相结合的方式，就是4片ADSP-TS201S通过高速链路口互连的同时，也通过其外部端口实现多片间互连。这种互连方式，可以兼顾数据速率和资源共享等优点。互连结构如图2所示。 

    4片ADSP-TS201S的外部总线（地址、数据和控制总线)互连后接到FPGA，从而实现各片DSP的内部资源、各片DSP与外部SDRAM间的资源共享。4片DSP分配有唯一的ID号，通过使用总线请求/BR7-0中的一条(对应各自的ID号)作为它使用外部总线的请求。主从处理器间的访问通过读信号及应答信号ACK等控制信号来完成。由于ADSP-TS201S内部集成的DRAM模块高达24Mbit，使得每片DSP大多数的取指令、存储数据可在各自片内完成，大大减轻了外部总线的压力。 

    各片DSP间除了通过外部总线互连外，还用链路口L0、L1与其他ADSP-TS201S的链路口L0、L1进行双向互连，且每片ADSP-TS201S的L2、L3 口连到FPGA，用以扩展与外部通信时的带宽。ADSP-TS201S的每个链路口都是独立的LVDS高速双向数据口，在发送数据的同时可从对方接收数据。每个链路口有4个通信位，LxCLKOUTP/N,LxACKI，LxCLKINP/N和LxACKO信号用来控制数据传输，LxBCMPI和LxBCMPO信号用来确认当前数据块是否传输完毕。 

    设计中采用50MHz的晶振作为基础振荡器，DSP内部选用10倍频，工作在500MHz。链路口LVDS走线要求差分连接，在接收端需要一个100Ω的终端匹配电阻，且LVDS信号两极的PCB走线必须匹配，时钟线和数据线的走线不能有明显的延迟差。 

2.4 信号源系统的同步设计 

    在本信号源设计中，输出的多路信号都携带有因过短波信道及天线阵引起的相位差。在系统设计中，为保证产生信号的真实性，不应由于电路的设计引起额外的相位差，这就要求整个系统尤其是10片AD9857间工作时钟的同步。 

    为保证同步，在该系统设计中采用一个精度高、稳定度好的50MHz晶振作为系统工作时钟，通过时钟分配芯片产生多路时钟作为系统中各单元模块的参考时钟，以保证整个系统工作的同步。AD9857的时钟输入除支持单端输入外还支持PECL差分输入，本系统设计采用差分输入方式，与单端方式相比，具有更强的抗干扰能力和更小的时钟抖动。系统时钟分配如图3所示。50MHz的时钟由TTL时钟分配芯片CY2309分出7路同步时钟，其中4路分别作为4片DSP的参考时钟，1路作为FPGA的参考时钟，另外2路分别供给2片1分5的PECL时钟分配芯片MC100LVEL14 ，共输出10路PECL差分时钟信号作为10片AD9857的参考时钟。

    由于CY2309输出是单端TTL信号，而MC100LVEL14是双端输入，因此CY2309的输出不能直接连到MC100LVEL14的输入端，需要进行电平匹配处理后才能互连；为了保持信号的完整性，消除时钟信号的终端反射效应，需要对MC100LVEL14的输出进行终端匹配。时钟互连及匹配电路如图4所示。在时钟分配的PCB布线时，采用蛇形差分对的布线方式，保证10路AD9857间时钟信号走线长度的等长。 

3 宽带阵列信号源DSP软件设计 

    在本设计中，DSP作为系统的主控者，主要实现以下的功能： 

    系统上电复位后，接收由微机通过USB接口传来的系统控制参数，包括产生的信号带宽、天线阵阵型、信号种类、载频大小等。根据这些控制参数，设定系统的工作状态，并产生AD9857的配置字。 

    系统工作状态设定完成后，DSP运算产生基带信号，信号产生流程如图5所示。首先完成基带调制信号的产生，可产生的信号类型有：AM、FM、PSK、FSK、SSB及CW等；调制信号经过I/Q分解后输出I、Q两路信号，通过复合延迟线后产生3条路径。每条路径中分别乘以多普勒频扩因子、多普勒频移因子、阵列相位差来实现短波信道和天线阵对信号的影响，最后将各径相加，再加上高斯白噪声后交替输出I/Q路基带信号。 

    本文采用多片DSP芯片ADSP-TS201S和数字上变频器AD9857相结合的方法，设计实现了波形参数可灵活改变的短波宽带阵列信号源。该信号源共有10路输出，可用于10元及10元以下各种阵型天线阵信号的模拟，极大地方便了短波宽带阵列信号处理设备的实验室调试和维护，使得外场调试时间大幅度减少。 

参考文献 

[1] CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter.Analog Devices，Inc，2000. 

[2] TigerSHARC Embedded Processor ADSP-TS201S Data-Sheet.Analog Devices，Inc，2005. 

[3] 刘书明，罗勇江.ADSP TS20XS系列DSP原理与应用设计.北京：电子工业出版社，2007.