基于FPGA的JPEG解码器设计与实现AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的JPEG解码器设计与实现
所属分类：技术论文
上传者：aet
文档大小：206 K

所需积分：0分积分不够怎么办？
文档介绍：为满足SoC中JPEG静止图像实时解压缩要求，在完成JPEG解码器C语言建模的基础上，采用自顶向下的设计方法，完成了JPEG Baseline解码器设计，并在FPGA开发板上验证了设计结果。该设计与ACTEL、4I2I等公司的IP核相比具有相近的解压缩速度，能满足实时解码要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动