高速可重构AES的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

高速可重构AES的设计与实现
所属分类：技术论文
上传者：aet
文档大小：2219 K

所需积分：0分积分不够怎么办？
文档介绍：提出一种可重构AES硬件架构,对加/解密运算模块和密钥扩展模块进行了可重构设计,使其能够适配128bit、192bit、256bit三种密钥长度的AES算法,并针对列混合模块进行了结构优化。在FPGA上进行了验证与测试,并在0.18μm SMIC工艺下进行了逻辑综合及布局布线。结果表明其核心时钟频率为270MHz, 吞吐量达到3.4Gb/s,能够满足高性能的密码处理要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动