基于SoPC的神经网络速度控制器的实现AET-电子技术应用-最丰富的电子设计资源平台

基于SoPC的神经网络速度控制器的实现
所属分类：技术论文
上传者：aet
文档大小：207 K

所需积分：0分积分不够怎么办？
文档介绍：一种基于SoPC的神经网络速度控制器的设计方案。速度控制器采用神经网络参数辨识自适应控制，以现场可编程门阵列（FPGA）为硬件平台，用Nios II软核处理器作为上位机，实现一个完整的速度控制器的片上可编程系统（SoPC）。实验结果表明，该控制系统能够满足现代速度控制系统高速度、高精度的要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动