| 基于Avalon总线的8051MCU IP核的设计 | |
| 所属分类：解决方案 | |
| 上传者：aet | |
| 文档大小：2375 K | |
| 标签： FPGA Altera DE2 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号-2