AES算法的快速硬件设计与实现AET-电子技术应用-最丰富的电子设计资源平台

AES算法的快速硬件设计与实现
所属分类：技术论文
上传者：aet
文档大小：1865 K

所需积分：0分积分不够怎么办？
文档介绍：基于FPGA并采用流水线技术和优化设计，提出了一种更高效的AES算法IP核的硬件设计方法。在使用较低时钟频率的情况下，可以获得更大的数据吞吐量和更快的传输速度。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动