利用异步采样电路提高SRAM工艺FPGA的设计安全性AET-电子技术应用-最丰富的电子设计资源平台

利用异步采样电路提高SRAM工艺FPGA的设计安全性
所属分类：技术论文
上传者：aet
文档大小：2299 K

所需积分：0分积分不够怎么办？
文档介绍：提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法。该方法利用异步采样电路的不确定性生成随机序列，并且每次上电都产生不同的随机序列，断绝了剽窃者通过克隆序列对系统进行破解的可能性。此外，芯片之间通信采用了M序列加密，以进一步增强系统的安全性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动