采用FPGA设计SDH设备时钟AET-电子技术应用-最丰富的电子设计资源平台

采用FPGA设计SDH设备时钟
所属分类：技术论文
上传者：aet
文档大小：250 K

所需积分：0分积分不够怎么办？
文档介绍：介绍了一种采用FPGA设计的SDH设备时钟的构成及设计原理；并给出了相关的测试结果；测试结果表明该SDH设备时钟完全满足ITU-T G.813建议规范的各项时钟指标要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动