一种高速RS译码器的FPGA实现AET-电子技术应用-最丰富的电子设计资源平台

一种高速RS译码器的FPGA实现
所属分类：技术论文
上传者：aet
文档大小：286 K

所需积分：0分积分不够怎么办？
文档介绍：结合流水线技术，对一种新提出的RS译码的欧几里德迭代算法及其VLSI结构，给出了基于时域译码的FPGA实现和验证，并采用分时复用技术对译码器的关键模块——解关键方程模块的结构加以改进，使其错误位置和错误值多项式单元能面积复用。该结构的特点是：控制单元简单；模块结构非常规则，易于用Verilog HDL实现；可应用于高速通信场合。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动