基于FPGA的并行可变长解码器的实现AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的并行可变长解码器的实现
所属分类：技术论文
上传者：aet
文档大小：226 K

所需积分：0分积分不够怎么办？
文档介绍：介绍了一种采用并行方式构建的多符号可变长码解码器。该解码器通过增加结构的复杂性和对硬件资源的占用，换取可变长码解码的高吞吐量。这种结构突破了可变长码码字之间的前向依赖性，可并行侦测出Buffer中的所有可能的码字。采用FPGA实现了这种结构。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动