基于FPGA的二-十进制转码器设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的二-十进制转码器设计
所属分类：技术论文
上传者：aet
文档大小：345 K

所需积分：0分积分不够怎么办？
文档介绍：针对二进制转十进制(BCD)转码器的FPGA实现目标,提出了一种高效,易于重构的转码器设计方案.并在FPGA开发板上成功地实现了该设计,验证结果表明,与使用中规模集成电路IP核(SN74185A)实现的7 bit,10 bit 和12 bit 的转码器相比,本设计可以分别节约28.5%,47.6%和49.6%的硬件实现代价(逻辑单元LEs);同时,电路的路径延迟也分别减少了0.7 ns,2.1 ns 和8.9 ns.
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动