用多片FPGA进行ASIC设计验证的分区和综合技术AET-电子技术应用-最丰富的电子设计资源平台

用多片FPGA进行ASIC设计验证的分区和综合技术
所属分类：技术论文
上传者：serena
文档大小：256 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：在现在复杂的ASIC 设计中，校验（Verification）是最大的瓶颈。随着先进的半导体工艺技术不断前进，随之带来的是ASIC 设计规模和设计复杂度的飞速增长，这使得传统的软件仿真工具已经无法完全解决验证的问题。而且随着越来越多的需要处理大量实时数据的应用（如视频）出现，验证技术就要求能够在接近实时频率的条件下进行验证。现在越来越多的ASIC 设计者自己设计FPGA 验证板来进行ASIC 设计验证。用FPGA 验证ASIC 的好处是可以使软件的开发调试和ASIC 的开发调试并行的进行。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动