基于FPGA的高速RS译码器设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的高速RS译码器设计
所属分类：参考设计
上传者：aet
文档大小：281 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动