| 基于FPGA的高速浮点FFT的实现研究 | |
| 所属分类：参考设计 | |
| 上传者：aet | |
| 文档大小：482 K | |
| 标签： FPGA | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：研究了利用FPGA实现浮点FFT的技术，提出了一种循环控制、RAM访问和蝶形运算三大模块以流水线方式协同工作的方案，结合数据缓冲和并行处理技术，讨论了蝶形运算单元的工作机制。浮点乘法器采用并行Booth编码和3级Wallace压缩树的结构，浮点加法器中采用独立的定点加法器和减法器，使运算得以高速进行。RAM读/写时序和运算参数都可利用寄存器设置。本设计已在Cyclone-II系列芯片EP2C8Q208中实现，200 MHz主频下，采用外部RAM，完成1 024点复数FFT只需750 μs。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号-2