基于FPGA的RISC的设计和仿真AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的RISC的设计和仿真
所属分类：参考设计
上传者：aet
文档大小：1792 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：介绍了一种基于FPGA的RISC的设计方法。该方法以Altera公司的QuartusⅡ为开发平台，通过编写Verilog HDL语言完成所有模块的RTL模型的建立，并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了QuartusⅡ软件的功能，验证了FPGA设计RISC的可行性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动