基于FPGA的JPEG压缩编码设计与实现AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的JPEG压缩编码设计与实现
所属分类：参考设计
上传者：aet
文档大小：439 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：利用FPGA可以并行处理数据的优点，设计出了一种JPEG压缩编码电路。并在尽量保证图像质量的前提下，对JPEG的传统编码过程进行优化与调整，简化了编码电路，提高了编码效率，并生成独立IP核，方便调用。实验结果表明，设计的编码电路完全达到了预期目的。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动