基于Verilog HDL的一种绝对值编码器实时读出算法AET-电子技术应用-最丰富的电子设计资源平台

基于Verilog HDL的一种绝对值编码器实时读出算法
所属分类：参考设计
上传者：aet
文档大小：492 K

所需积分：0分积分不够怎么办？
文档介绍：针对所设计的绝对值编码器读出电路板，用Verilog HDL设计了一种绝对值编码器实时读出程序。可以将编码器数据读入FPGA，并将编码器输出的普通二进制数据转换为角度值，最后驱动液晶显示屏实时读出角度值。经过测试，该程序能够稳定运行在电路板上，完全满足编码器数据在液晶显示屏上的实时读出。本程序基于模块化设计，易于移植。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动