FIR数字滤波器设计及其FPGA实现AET-电子技术应用-最丰富的电子设计资源平台

FIR数字滤波器设计及其FPGA实现
所属分类：参考设计
上传者：aet
文档大小：523 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：以FPGA为硬件平台，利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真，生成VHDL工程文件，编制相应顶层文件，使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试，生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波，并将VHDL下载到硬件系统中进行硬件实现，有效地提取到5 kHz的正弦信号。实验结果表明，该设计很好地达到了FIR滤波器的性能，为数字滤波器的设计与实现提供了新的途径和方法。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动