基于FPGA的数字秒表设计与实现AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的数字秒表设计与实现
所属分类：参考设计
上传者：aet
文档大小：474 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动