头条 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新资讯 “简洁至上”的晶体管甲类音频功率放大器 Hi－Fi界有一句至理名言，就是“简洁至上”。这就是说，假如能用一个元件或器件做成的电路，就尽量不用两个。电子电路中常用的电子元件有电阻、电容、电感等，常用的电子器件有二极管、三极管及集成电路等。电阻、电容都属于线性元件，在放大电路中可以认为不会因它们而产生非线性失真。但是，目前用于放大的电子器件，不论是电子管、晶体管，还是集成电路，统统都是非线性器件，它们是放大电路中产生非线性失真的根源。因此，在放大电路中应尽量少用管子。要做到这一点也并非容易，所以通常所见到的放大电路都比较复杂。要想“简洁”，必须解决两个问题：一是放大倍数要足够大，至少应该在接CD机时能够达到额定的输出功率；二是非线性失真要尽量小些，在不加负反馈或只加少量的负反馈时，谐波失真系数能够达到Hi－Fi要求。 发表于：2016/8/17 22纳米3D晶体管技术 Intel在微处理器晶体管设计上取得重大突破，沿用50多年的传统硅晶体管将实现3D架构，一款名为Tri-Gate的晶体管技术得到实现。 发表于：2016/8/17 5纳米制程技术挑战重重 成本之高超乎想象 半导体业自28纳米进步到22/20纳米，受193i光刻机所限，必须采用两次图形曝光技术（DP）。再进一步发展至16/14纳米时，大多采用finFET技术。如今finFET技术也一代一代升级，加上193i的光学技术延伸，采用SADP、SAQP等，所以未来到10纳米甚至7纳米时，基本上可以使用同样的设备，似乎己无悬念，只是芯片的制造成本会迅速增加。然而到5纳米时肯定是个坎，因为如果EUV不能准备好，就要被迫采用五次图形曝光技术（FP），这已引起全球业界的关注。 发表于：2016/8/16 基于GaN FET的CCM图腾柱无桥PFC 氮化镓 (GaN) 技术由于其出色的开关特性和不断提升的品质，近期逐渐得到了电力转换应用的青睐。具有低寄生电容和零反向恢复的安全GaN可实现更高的开关频率和效率，从而为全新应用和拓扑选项打开了大门。连续传导模式 (CCM)图腾柱PFC就是一个得益于GaN优点的拓扑。与通常使用的双升压无桥PFC拓扑相比，CCM图腾柱无桥PFC能够使半导体开关和升压电感器的数量减半，同时又能将峰值效率推升到95%以上。本文分析了AC交叉区域内出现电流尖峰的根本原因，并给出了相应的解决方案。一个750W图腾柱PFC原型机被构造成具有集成栅极驱动器的安全GaN，并且展示出性能方面的提升。 发表于：2016/8/16 芯片里面有几千万的晶体管是怎么实现的？ 1. 当前CPU上的晶体管已经远远不是千万级别的概念，而是数个billion。 2. 目前最先进的制程工艺是Intel 刚刚公布的14nm工艺，Fin Pitch小于 50nm，可以说是技术上的一个飞跃了。关于所谓的14nm，实际只能初略的反映工艺的一个技术节点，真正的沟道长度要比14nm要长一些。 发表于：2016/8/16 晶体管出现的意义 晶体管的出现，是电子技术之树上绽开的一朵绚丽多彩的奇葩。 同电子管相比，晶体管具有诸多优越性： ①晶体管的构件是没有消耗的。无论多么优良的电子管，都将因阴极原子的变化和慢性漏气而逐渐劣化。由于技术上的原因，晶体管制作之初也存在同样的问题。随着材料制作上的进步以及多方面的改善，晶体管的寿命一般比电子管长100到1000倍，称得起永久性器件的美名。 发表于：2016/8/16 晶体管工作原理是什么? 利用半导体的特性，每个管子工作原理个不同，你可以找机电方面的书看 下图中的S是指源极(Source)，D是指漏极(Drain)，G是栅极(Gate)。晶体管的工作原理其实很简单，就是用两个状态表示二进制的“0”和“1”。 发表于：2016/8/16 IBM利用碳纳米管取代硅晶体管 拯救摩尔定律 IBM研究人员发明了在碳纳米管上移动电子的技术。碳纳米管直径是人类头发的万分之一，导电能力非常强。IBM周四公布的突破是，它发明了一种技术，能在原子量级上把特定类型金属与碳纳米管结合，创建一个在不影响芯片性能的情况下在碳纳米管上移动电子所需要的极其微小的触点。这是一个关键的突破，未来研究人员可以利用碳纳米管取代硅晶体管。 发表于：2016/8/16 晶体管或稳压器并联后可以取消散热器 双极结型晶体管(BJT)看起来像老式的电子元件，但由于具有低成本和卓越参数的优点，它们可以解决许多问题。我们可以发现过去由于这些元件太高成本而不可能实现的新应用，比如我们可以在某些情况下用多个并联的小功率晶体管替代更大功率的晶体管(带或不带散热器)，并从中收获诸多好处。 发表于：2016/8/16 一个小型晶体管开关电路的应用 Q3是一个PNP型开关，此开关控制另一PNP型开关Q4，Q5是另一NPN型开关，与本文无关。 实验是想研究Q3偏置电阻对Q4导通情况的影响。电路的设计需求是Q3导通Q4截止，反之亦然。然而可能在Q3导通而VCE较大时，Q4也随之导通。这种情况在Q3负载电容R29固定时，往往是由R27取特定范围值导致的。在PSpice中做个DC扫描，R27从100k变化到10M，结果发现Q3确实不用完全关断Q4就导通了，而且R29的电流不会降低太多，也就是R29的分压没降低多少Q4即可导通，此时Q3对R29分压影响迅速降低，Q4开始保持R29的分压。这个电路的问题在于Q3对Q4的开关界限不够明显，在R27取值合适的情况下，比如要么小于2M要么大于3M，电路没有问题，否则会导致之前所担忧的情况。 发表于：2016/8/16 <…4252425342544255425642574258425942604261…>
