头条 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新资讯 数字接口—单端接口与差动接口的对比 本《信号链基础知识》系列文章向您介绍了在将数字转换结果从模数转换器 (ADC) 传输到系统控制器以及将任何数字配置数据从控制器传输到数模转换器 (DAC) 时所必需的数字接口。其中所使用的两个主要信号传输方案就是单端和差动信号传输。 发表于：2013/4/10 缩放滤波器元件改善杂信号衰减 在DC到低频率感测器讯号调节应用中，仅依靠仪表放大器的共模抑制比（common mode rejection ratio; CMRR），不足以在恶劣的工业环境中发挥稳固的杂讯抑制效用。 发表于：2013/4/10 工业远距离通信使用的RS232至RS485转换器 要求远距离或者在多个RS-232应用之间实现RS-232数据传输的一些工业用数据链路，通常都使用RS-232到RS-485转换器。尽管存在高达±13V的高信号摆幅，但RS-232仍然是一种非平衡或单端接口，而且本身极易受噪声影响。 发表于：2013/4/10 高速数模转换器的数字特性 TI 的 DAC34H84是一款 4 通道、16 位、1250 Msps 的 DAC。这样做的原因是，它是一种典型的高速数模转换器，拥有隔离输入和 DAC 时钟域的输入 FIFO、插值数字模块、精细频率分辨率数字正交调制、模拟正交调制器校正以及 sin(x)/x 校正(请参见图 1)。本文将逐一介绍这些特性的功能和作用。 发表于：2013/4/10 谁是音频时钟的“老板”? 过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2S，其他人在做音频研究时也都会提到它。简而言之，它是一种将立体声数据从一端传输至另一端的同步方法。 发表于：2013/4/10 模拟正交调制器失衡的数字校正 使用本文方法求解LO馈通时，通过改变基带信号的增益和相位来抵消AQM的增益和相位误差，可以校正边带抑制（SBS）。 发表于：2013/4/10 谨慎增加音频处理系统的THD：如何操作，为什么？ 对于为获得更高音频系统保真度而努力的您，我们给您介绍一种新的概念。许多系统，特别是应用到家庭影院/迷你小型乐队市场的一些系统，都谨慎地给输出信号增加失真。 发表于：2013/4/10 运放中“轨至轨”运行真正含义是什么? 有关单电源运放的一个热门讨论话题是：它们是否能够做轨至轨的输入或输出运行。单电源运放的供应商都声称自己的放大器有轨至轨输入能力，但芯片设计者必须做出某些折衷，才能实现这类性能。 发表于：2013/4/10 基于有用时序偏差的时序优化方法 提出了一种利用有用时序偏差来提高电路性能的方法，利用时钟偏差规划算法在时钟树综合之前对时序偏差重新调整规划，以提高电路的性能。使用ISCAS89作为实验对象来验证算法并进行了分析。 发表于：2013/4/10 Aptina™ MobileHDR™技术和NVIDIA Chimera计算拍照架构相结合可提升移动视频与静态捕捉体验 Aptina宣布，该公司采用MobileHDR技术的AR0833移动成像传感器被NVIDIA选中，用于为后者NVIDIA Tegra® 4系列中的NVIDIA® Chimera™计算拍照架构(Computational Photography Architecture)提供支持。NVIDIA Tegra® 4系列包括全球速度最快的移动处理器Tegra 4以及首款综合的Tegra LTE处理器—全新的Tegra 4i。 发表于：2013/4/9 <…4447444844494450445144524453445444554456…>
