头条 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新资讯 基于高集成度SoC发射器的简化RF遥控器设计 遥控器有许多不同的尺寸和形状，而且选择的无线技术也不尽相同。作为产品配件，其广泛用于消费类电子领域，如... 发表于：2011/3/17 基于SiGe HBT的射频有源电感的设计 本文采用两个晶体管构成回转器，利用晶体管内部本征电容合成电感。设计了采用不同组态的四种有源电感电路结构，并就其中一个性能较好的电路做了详细的讨论。最后采用Jazz 0. 35 μm SiGeBiCMOS工艺，用射频仿真软件ADS进行了验证。 发表于：2011/3/17 使用ADF4002 PLL产生高速模数转换器所需的极低抖动编码（采样）时钟 本电路利用ADF4002频率合成器产生极低抖动编码（采样）时钟，以控制模数转换器AD9215的采样。编码时钟上的抖动会降低总信噪比(SNR)，二者的关系如下式所示： 发表于：2011/3/16 如何利用16位电压输出DAC AD5542A/AD5541A实现高精度电平设置 利用电压输出DAC实现真正的16位性能不仅要求选择适当的DAC，而且要求选择适当的配套支持器件。针对精密16数模转换应用，本电路使用AD5542A/AD5541A电压输出DAC、ADR421基准电压源以及用作基准电压缓冲的AD8675 超低失调运算放大器，提供了一款低风险解决方案。 发表于：2011/3/16 基于V600ME14-LF的锁相环设计 锁相环的应用如此广泛是由其独特的优良特性决定的。它具有载波跟踪特性，作为一个窄带滤波器，它可提取淹没在噪声中的信号，并用高稳定的参考振荡器锁定，也可提供一系列高稳定的频率源，以进行高精度的频率和相位测量等；本设计正是给出了锁相环在频率源中的应用和设计方法。 发表于：2011/3/16 浅谈频程及滤波器的Q值计算应用 现在使用的coda分频处理器就是中高频和低频分开处理，对于中高频段或低频段设置和调试可分几个中心频率，然后调节频率的增益和Q值，直到声场听起来好听为止。 发表于：2011/3/16 12 / 10 / 8 位双通道 SPI / I2C DAC在纤巧型封装中集成了 10ppm/oC 基准 凌力尔特公司 (Linear Technology Corporation) 推出 LTC2632 和 LTC2633 系列双通道 12 位、10 位和 8 位轨至轨电压输出数模转换器 (DAC)，LTC2632 具有串行 SPI 接口，而 LTC2633 具有 I2C 接口。LTC2632 和 LTC2633 这两款双通道 DAC 的推出完善了凌力尔特具内部基准的纤巧型 12 位、10 位和 8 位电压输出 DAC 系列。LTC263x 的单通道、双通道、四通道和八通道 DAC 系列适合多种用途，具有最小的解决方案尺寸，适用于众多微调应用。 发表于：2011/3/16 5GHz WLAN CMOS正交下变频电路设计 本文介绍了基于0.18μmCMOS工艺的802.11a无线局域网1GHz频段正交下变频电路的设计方法。该设计采用源级退化和电流注入的方法对传统的吉尔伯特混频单元进行改进，实现了高性能下变频器。 发表于：2011/3/16 采用标准CMOS工艺设计RF集成电路的策略 将数字信号处理和RF电路集成可以提高系统性能，降低功耗、成本和体积。本文分析了在高频设计中，深亚微米CMOS技术的发展趋势、局限性以及存在的问题，并讨论完全集成的低相位噪声PLL电路的设计和发展趋势，以及完全集成的上变频器的设计技术。 发表于：2011/3/16 基于多内核处理器ADSPBF561的高性能视频控制系统设计 给出了一种基于ADSPBF561多内核处理器的高性能视频监控系统的设计方案。该方案选择BF561双DSP核处理器来实现复杂的智能视频处理算法， 并选用ADV7183B来对CCD图像信号进行解码处理， 用本方案设计的汽车驾驶员辅助视觉传感控制系统能防止交通事故的发生并改善交通流量， 可实现实时电子眼的功能。 发表于：2011/3/16 <…5114511551165117511851195120512151225123…>
