可靠性和有效性是通信系统必须考虑的两个主要因素，无线通信还需要考虑频谱效率和功率效率，对于对抗性无线通信，还希望获得更好的抗干扰性和低截获性。截获最基本的前提是信号强度足够，也就是说,到达截获系统天线处的信号必须要达到一定的功率密度，降低通信所需的发射功率能够在同等条件下获得更好的低截获性，同时，采用更低的发射功率完成通信对无线设备的能量损耗也具有重要意义。信道编码能够提高通信的可靠性，在同样的信噪比情况下，获得更低的误码率，也就是说，在同样条件下，能够采用更小的发射功率实现同样的误码率，因此能够具有更好的功率效率和低截获性能，但同时又因为增加了信息的冗余位而牺牲了一定的频谱利用率。因此，需要在功率利用率和频谱利用率之间寻找一个平衡，先进的编码技术与高效的调制技术相结合能够有效解决这一难题。对于实际应用而言，可实现性是一个更为重要的因素，因此，如何降低系统中所采用技术的算法复杂度来提高可实现性也是系统设计所要考虑的一个重要问题。本文从串行级联编码理论入手，综合考虑系统的功率效率、频谱效率和可实现性，在对LDPC和CPM编译码算法进行简化的基础上，提出了一种新的串行级联编码调制系统的设计方案，并对该系统的性能进行了仿真和对比分析，最后，给出了具体实现时硬件资源的使用情况。
1 CPM与LDPC简介
    连续相位调制(Continuous Phase Modulation)是一种包络恒定、相位连续的调制方式，具有较高的频谱利用率和功率利用率。这种调制最大的特点就是它的相位连续，从而降低了信号的频谱旁瓣，使能量主要集中在主瓣中，同时由于其相位具有记忆性，使得该调制方式具有一定的编码增益。恒包络特性使得该调制方式对功放的非线性不敏感，尤其适用于需要使用非线性功率放大器的无线通信系统，在远距离通信中有很大优势。基于该调制的无线通信系统早在20世纪90年代就已应用于美国的军方系统。
    低密度奇偶校验码（Low Density Parity Check Code）是一种分组码，它是一种性能优良的信道编码，在中长码时有着优于Turbo码的性能，能够获得距离香农限零点几分贝的良好性能，该码的校验矩阵很稀疏，因此译码复杂度比Turbo码更低，并且可以实现并行译码，减小译码时延。目前已被广泛应用在通信、广播、HDD硬盘等领域。
    1966年FORNEY G D提出了一种串行级联编码方案[1]，级联编码是指可以对信息序列先进行一种编码(外码)，然后再对外码编码所得序列进行另一种编码(内码)。Forney的研究表明级联编码能够获得较大性能改善，使译码错误概率随着码长呈指数减少，而译码复杂度只是以代数形式增加。
2 基于LDPC的CPM调制系统模型
　    根据Rimoldi的研究[2]，CPM可以分解为连续相位编码器（Linear Continuous Phase Encoder）和无记忆调制器（Memoryless Modulator）两部分，其中CPE可以看做码率为1的卷积码，因此可以作为内码与其他信道编码的级联。通常，在级联编码系统的外码和内码之间加入一个交织器，可以大大提高性能。但是，由于LDPC本身的内在交织性使得经过编码的LDPC码已经具有类似于交织器的打乱顺序的特点，所以在LDPC与CPM级联的系统中交织器不是必须的。因此，本文提出了如图1所示的基于LDPC编码的CPM调制系统模型。
    在发射端，需要发送的信息字经LDPC编码后进行符号映射，然后输入到M进制的CPM中，CPE部分对输入信息进行连续相位编码，编码后获得的相位经过MM调制器调制后发射出去。
　在接收端，采用基于SISO算法的CPM译码器进行硬判决并输出符号的软信息。CPM软译码器对每个时刻可能码字符号的概率进行比较判决，并将这个符号的概率作为似然概率输出，对LDPC译码器进行初始化。经LDPC译码模块进行迭代译码后作硬判决输出。
3 系统的工作过程
3.1 系统的编码调制过程
　    鉴于LDPC码编译码算法的复杂度较高，直接使用将带来较高的编译码时延，会给工程实现增加难度。因此,在系统设计时,采用了准循环LDPC（Quasi Cyclic LDPC）码[3]，该码的准循环特性使得该码在编译码上具有规律性，可采用简单的移位寄存器实现，能够有效降低译码复杂度。
　    QC-LDPC的编码采用了RICHARDSON等人提出的“贪婪算法”[4]，该算法通过对行满秩的校验矩阵H进行行列置换，变换成近似下三角形式，同时将H划分为几个小块的稀疏矩阵，然后再进行编码，对矩阵的行列置换保持了矩阵的稀疏性，降低了编码的复杂度，实现了近似线性编码，在实际工程中得到了较为广泛的应用。

3.2 系统的解调译码过程
　参考文献[6]设计的LDPC+CPM串行级联系统采用了两译码器之间信息互相传递并进行迭代，直到LDPC码译码器译码成功或者达到最大迭代次数后判决输出。这种设计基于LDPC与CPM两种译码算法之间相互迭代和传递消息，虽然较本文的系统结构会有一定的性能优势，但却极大地增加了译码复杂度，带来了恶劣的处理延时和存储空间问题，实际应用中硬件实现困难。因此经仿真分析并权衡性能和可实现性后提出了图1所示的系统结构，这样的结构不需要在LDPC和CPM两者之间进行迭代译码，使得系统能够获得更快的译码速度和更少的数据存储。
　 如图1所示，CPM调制后的信号经过信道后，在接收端同本地存储的所有发射基带波形进行匹配相关,并将相关值作为似然信息送入CPM的SISO译码器进行一次迭代更新。CPM译码迭代采用的是基于BCJR算法的SISO译码方法[7]，输出更新后的模板匹配最大值。通过此最大值，可以确定其所对应的C，而所存模板中每一个C对应的“当前时刻”的输入信息符号un是确定的。由此，经匹配相关可确定un。再将un分解为原信息比特，并通过相关峰值获取每一信息比特的初始消息，传递给QC-LDPC译码器进行译码迭代。

　由于置信传播（Belief-propagation）算法在横向迭代过程中需要大量的乘法运算，复杂度较高。因此，系统中的QC-LDPC译码采用了归一化的最小和译码算法（Normalized Min-Sum Decoding Algorithm）[8]，该算法在横向迭代过程中，采用近似算法，将横向迭代简化为数值比较过程，即将非线性关系变换为线性关系，从而减小了译码复杂度，同时通过调整比例系数，在非线性关系变换为线性关系的过程中增加BP算法和MSA两种算法间的运算拟合度，从而降低误差。经LDPC译码后判决并输出译码后的信息。
4 性能仿真与分析
    为检验所设计系统的性能，对不同级联方式系统的误码性能进行了Matlab仿真。仿真中采用加性高斯白噪声(AWGN) 信道模型。各方案的具体参数见表1。

    其中，LDPC码选用CCSDS提供的码率R=2/3，信息位k=1 024的QC-LDPC码，SCCPM系统中CC(3,[5,7])编码交织长度为1 024，单个符号采样点相同fs=11。仿真结果如图2和图3所示。

    由图2可以看出，在同样CPM调制参数下，本文设计的LDPC+CPM系统误码性能要优于SCCPM系统。SCCPM的错误平层现象[9]在图2中有所体现，因为SCCPM译码器采用类似于Turbo码的迭代译码从而获得非常好的误码性能，但是又由于其外码为自由距离非常小的卷积码，使得大约在10e-6时误比特率随着信噪比增加开始缓降。而LDPC具有瀑布区，在EbN0=1.5~2.5 dB之间误码性能随信噪比增加急剧提升。
   由图3可以看出，在同样的编码下，LDPC+CPM系统的性能要优于LDPC+BPSK系统。LDPC+BPSK系统中，首先经过BPSK解调将其作为LDPC译码的初始似然信息，然后LDPC译码器进行迭代译码。LDPC+CPM系统中，首先进行CPM的解调译码，这相当于G.D.Forney模型中的内码译码，然后将译码软信息传递到LDPC译码器中进行第二级译码，显然级联码系统具有更好的性能。如图所示，LDPC+CPM较LDPC+BPSK方式在10e-6的误码层面上需要的信噪比大约减少0.7 dB，相当于CPM调制提供了约0.7 dB的编码增益，这一结果与FORNEY G D的研究理论也是相符合的。

5 硬件实现情况
　系统的实现采用了DSP+FPGA架构，其中DSP主要负责完成系统数据流的控制，FPGA负责完成QC-LPDC码的编译码算法及CPM调制的调制解调,模板匹配所用模板的存储等[10]。
    FPGA芯片选用的XILINX公司VIRTEX-5系列的XC5VSX95T。经ISE软件编程仿真通过后，得到的FPGA芯片资源使用报告如图4所示。

    可以看到，乘法器资源占用率只有23%，这表明文中对系统结构的优化设计及主要算法的近似简化能够有效减少编译码时的运算量，降低了对硬件资源的需求。
　CPM是一种具有很多优点的先进调制技术，其优秀的功率谱性能以及恒包络特点使得该调制技术非常适用于远距离无线通信，相对于其他级联方式的系统设计，基于LDPC的CPM调制系统能够采用更小的发射功率来完成同等距离上的无线通信，这对于对抗性无线通信的低截获性需求具有非常重大的意义。从可实现性角度出发,对编码和调制的编译码算法进行简化，减少乘法运算,将非线性运算通过合理近似转换为线性运算，从而降低各算法的实现复杂度。通过分析比较，优化系统结构,取消LDPC编码和CPM调制之间的迭代运算，以牺牲较小的性能为代价，换得更小的译码延时和更少的资源需求，降低系统的实现复杂度，使得整个系统能够在一片FPGA中得以实现，这对于现实应用具有重要的参考价值和指导意义。
参考文献
[1] FORNEY G D, Jr. Concatenated Codes[M]. M.I.T.Press, Cambridge, MA, USA, 1966.
[2] RIMOLDI B E, A decomposition approach to CPM[J].IEEE Trans. Inf. Theory, 1988,34(2):260-270.
[3] FOSSORIER M P. Quasi-cyclic low-density parity-check codes from circulant permutation matrices [J]. IEEE Transactions on Informatron Theory, 2004(50):1788-1793.
[4] RICHARDSON T J, URBANKE R. L. Efficient encoding of  low-density parity-check codes[J]. IEEE Transactions on  IT, 2001,47(2):638-656.
[5] AULIN T, SUNDBERG C E W. Continuous phase modulation Part I[J]．IEEE Trans. Comm, 1981(29):196-225.
[6] 薛睿,赵旦峰,肖春丽.基于Turbo迭代算法的LDPCC-CPM系统接收机设计[J].深圳大学学报（理工版）, 2010,27(3):301-305.
[7] PAPAHARALABOS S, SYBIS M, TYCZKA et al. Modified Log-Map algorithms for simplified decoding of turbo and turbo TCM codes[J]. VETECS., 2009,69(3):1-5.
[8] Chen Jinghu, DHOLAKIA A, Hu Xiaoyu, et al. Reduced complexity decoding of ldpc codes [J]. IEEE Trans. on Commun., 2005,53(8):1288-1298.
[9] 张敏,黄俊伟,孟杰.CMMB中LDPC码的编译码研究及仿真性能分析[J].电子技术应用,2009,35(9):112-115.
[10] 贾哲,郑翔.一种四进制CPM调制器的设计与FPGA实现[J].电讯技术,2006,46(5)：153-155.