1.3.16系统和互联外设

AM572x器件支持丰富的外设，提供灵活的高速接口和片上可编程资源。

1.3.16.1系统外设

16个通用目的的定时器（两个定时器模块支持1ms滴答）

一个看门狗（WDT）

一个32K的综合定时器

系统控制模块，包含下面功能的寄存器

静态设备配置

调试和观察

状态

管脚配置

I/O配置

eFuse逻辑

模拟功能控制

系统boot解码逻辑

13个系统邮箱，用于MPU、IPU、DSP和PRU-ICSS的通讯

自旋锁模块：可作为MPU、DSP、IPU子系统之间的硬件信号量

处理器间通讯寄存器

3个PWM子系统（PWMSS），每个包含增强的高精度脉冲宽度调制器（eHRPWM），增强的捕获（eCAP）和增强的4编码脉冲（eQEP）模块.

实时时钟子系统（RTCSS），支持4个外部唤醒输入和一个电源使能输出，它们都是3.3V或1.8V多电压I/Os

8个通用目的输入/输出（GPIO）模块，每个带32I/Os，一个GPIO模块支持唤醒请求产生

HDQ/1-Wire：Benchmarq HDQ和Dallas半导体1-Wire接口

键盘控制器，支持9x9矩阵键盘。

1.3.16.2媒体互联外设

4个HS-MMC/SD/SDIO模块：

一个控制器8bit接口，支持双电压IO（1.8或3.3V）的JESD84内存；另一个支持4bit的外部卡，内嵌双电压IO（1.8V或3.3V），支持UHS-I速率。

每个控制器包括它的DMA控制器，兼容ADMA2（SDA3.00端口  A2 DMA控制器）

两个模块充当HS-MMC发起者控制器，支持JEDECJESD84 v4.5-A441和SD3.0物理层，具有SDA3.00标准

两个模块充当SDIO接口控制器，一个控制器支持4-bit数据总线，另一个控制器支持8bit数据总线宽

一个超高速USB DRD（Dual-Role-Device）子系统，内嵌HS和SS  PHYs，兼容USB2.0（达480Mbps和USB3.0（5Gbps）标准

一个高速USB子系统

一个HS USB子系统，内嵌HS PHY，支持480Mbps。

一个SATA子系统，用于连接SSD（固态盘）和HDD（硬盘）。支持SATA-2代的HBA端口，速度达3Gbps。

1.3.16.3互联外设                                                                        

一个3-端口Gigabit以太网交换子系统（10，100，1000Mbps），交换提供2个外部以太网端口和一个内部CPPI接口端口，支持AVB/工业以太网和802.1ae，包括支持3.3V  RMII/MII和1.8-或3.3V RGMII。

两个DCAN控制器，支持位流达1Mbit/s，兼容CAN2.0协议。

2个PCIe子系统，一个提供Gen2兼容的2-lane端口，另一个提供Gen2兼容的1-lane端口，每个Lane速率达5.0Gbps。PCIe子系统支持作为RC或EP设备。2个PCIe子系统共享公共的2-Lane  PCIe PHY，可配置操作为2-lane给一个控制器（CPCIe_SS1）或2个独立的lane给2个控制器（PCIe_SS1和PCIe_SS2）。

1.3.16.4音频互联外设

8个多通道音频串行接口（MCASP）

独立的传输和接收模块，每个包括可编程的时钟、帧同步产生器、2到32 TDM流，支持时间槽（time slot）达32bit、用于位操作的数据格式化器。

无缝连接到音频ADC和DAC，Codec，DIR（数字音频接口接收器），S/PDIF传输物理层元件

大变异的的I2S和类似的位流传输格式

集成的数字音频接口传输器（DIT）支持S/PDIF、IEC60958-1、AES-3格式和增强通道状态/用户数据RAM

384-slot TDM，带外部数字音频接口接收器（DIR）器件

扩展的错误检查和恢复。

2个MCASP，每个支持多达16通道，独立的TX/RX时钟/同步域

6个MCASP，每个支持4通道，统一的时钟/同步域

MCASP特点：

1.3.16.5串行控制外设

10个UART，兼容于16c750

1个UART模块带IrDA特征

4个通用目的MCSPI模块

5个多主HS I2C，兼容飞利浦I2C规范2.1

I2C1和I2C2控制器，支持快速模式，速率达400Kbps

I2C3和I2C4、I2C5支持高速模式，速率达3.4Mbps