《电子技术应用》
您所在的位置：首页 > 模拟设计 > 设计应用 > 一种低温漂高电源抑制比带隙基准源的设计
一种低温漂高电源抑制比带隙基准源的设计
2018年电子技术应用第1期
青旭东1，2，钟 黎1，2，王永禄2，秦少宏1，2，陈振中1，2
1.重庆邮电大学 光电工程学院，重庆400065；2.模拟集成电路重点实验室，重庆400060
摘要： 在传统的电流模电压基准结构下，基于一阶补偿后的电压基准输出特性，设计了一个简单的高、低温补偿电路，在宽的温度范围内(-50~150 ℃)，显著提高了电压基准的精度。同时，对电路进行简单的改进，输出电压获得了高的电源抑制比。对设计的电路采用TSMC 65 nm CMOS工艺模型进行仿真，在1.5 V的电源电压下，PSRR为-83.6 dB，温度系数为2.27 ppm/℃。
中图分类号： TN432
文献标识码： A
DOI：10.16157/j.issn.0258-7998.171992
中文引用格式： 青旭东，钟黎，王永禄，等. 一种低温漂高电源抑制比带隙基准源的设计[J].电子技术应用，2018，44(1)：17-19，23.
英文引用格式： Qing Xudong，Zhong Li，Wang Yonglu，et al. Design of a bandgap reference with low temperature drift and high power supply rejection ratio[J]. Application of Electronic Technique，2018，44(1)：17-19，23.

Design of a bandgap reference with low temperature drift and high power supply rejection ratio
Qing Xudong1，2，Zhong Li1，2，Wang Yonglu2，Qin Shaohong1，2，Chen Zhenzhong1，2
1.College of Optoelectronic Engineering，Chongqing University of Posts and Telecommunications，Chongqing 400060，China； 2.Science and Technology on Analog Integrated Circuit Laboratory，Chongqing 400060，China
Abstract： Based on bandgap voltage reference structure in the traditional current mode and the first-order compensation of the voltage reference output characteristics, introducing a subsection compensation circuit,which significantly improve the accuracy of voltage reference in a wide temperature range(-50~150 ℃). At the same time, the circuit is simply improved, the output voltage to obtain a high power supply rejection ratio .Using TSMC 65 nm CMOS process simulation model, in the power supply voltage of 1.5 V, power supply rejection ratio is -83.6 dB, temperature coefficient is 2.27 ppm/℃.
Key words : bandgap voltage reference；low temperature drift；high power supply rejection ratio

0 引言

    模拟集成电路在现代社会的经济、国防等领域扮演着重要作用，而电压带隙基准源是现代模拟混合电路设计的关键模块之一。随着应用要求的提高，需要基准源有更高的精度，也就是在较宽的温度范围有更低的温度系数。人们通过一阶、二阶、高阶以及分段等方式进行补偿，来提高基准源的精度[1]。本文基于一阶补偿后的基准电压输出特性，设计一个高低温分段补偿电路，带隙基准源在宽的温度范围具有较低的温度系数。同时，该补偿方式还可以用于其他类似输出特性的电路中，用以提高基准精度。

1 分段补偿的原理

    经过正负温度系数一阶补偿过后基准源的温度特性曲线大致为开口向上或者向下的抛物线，如图1（a）所示。为了减少温度系数，可以采用二阶、三阶、甚至高阶曲率补偿等方式来提高基准的精度，但是，采用高阶方式，会增加电路的复杂性，从而增加电路的面积、功耗等。而采用分段补偿方式，也就是在低温或者高温段加入补偿，减少输出电压的最大值与最小值的差值，从而减小温度系数，如图1（b）所示。根据输出电压的温度特性曲线，在引入分段补偿的时候，要采用不同的方式。若输出电压的温度特性曲线为开口向下，低温段在输出注入一个负温度系数的电流，高温段在输出注入一个正温度系数的电流。若输出电压的温度特性曲线中开口向上，低温段在输出端抽出一个负温度系数的电流，高温段在输出端抽出一个正温度系数的电流[2]。本文就是基于电流模结构的带隙基准，根据输出特性曲线，引入了一个分段补偿电路，低温段抽出了一个负温度系数的电流，高温段抽出了一个正温度系数的电流，提高了基准输出的精度。

wdz3-t1.gif

2 电路的实现

    图2是本文采用的具体电路。该电路由基准核、分段补偿电路、PSRR提高电路组成。根据传统的基准核电路输出基准电压的特性，增加如图2中所示分段补偿电路，提高基准电压精度。同时，对电路以简单的改进，提高基准的电源抑制比。

wdz3-t2.gif

2.1 分段补偿电路

    由放大器2、晶体管Q2、电阻R5产生一个负温度系数的电流IDSMP5，该电流镜像到MP4，通过电阻R6产生一个负温度系数的电压，由于MOS管MN1的阈值电压也具有负温度系数，因此，需合理选择R6的阻值，以及MOS管MP4、MN1的宽长比，以保证MOS管MN1的VGSN的负温度系数大于MOS管MN1的阈值电压VTN的负温度系数，就可以通过MN1产生一个负温度系数的电流I1，在基准的输出端抽出。该电流是分段的，当T≤TL的时候，也就是VGSN≥VTN时，MN1管工作在饱和区；当T>TL时，MN1工作在亚阈值区，随着温度的继续升高，MN1产生的电流很小[3]。该补偿电流可以明显提高输出基准在低温段的精度，但也会恶化基准在高温段的精度。因此，为了在宽的温度范围内获得较高精度的基准电压，有必要在高温段引入补偿电路，由MP6、MP7、R7组成。MP7镜像MP5也产生一个负温度系数的电流，在电阻R7上产生一个负温度系数的电压，合理的选择R7的阻值以及MP6、MP7的宽长比。MP7在T>TH产生一个正温度系数的电流I2在基准输出端抽出[4]。它们的电流可由式(1)～式(6)求得：

wdz3-gs1-7.gif

2.2 放大器电路结构

    图2中使用的两个放大器都是采用图3电路结构，该放大器采用自偏置，减少电路的功耗。在设计放大器时尽量减少失调，提高电压基准的精度。

wdz3-t3.gif

2.3 PSRR提高电路

    图3中由MN2、MP8组成的电路即为电压抑制比提高电路。把运放的输出端与电流镜的栅极隔开，电源电压的噪声直接馈送到基准的反馈环路中，调节电流镜中栅极电压跟随源极电压变化，从而使电流镜中漏源电流保持不变。在没有明显增加电路复杂性同时，明显提高了基准的电源抑制比。由于引入的反馈环路产生了180度的相移，所以基准核中运放的输入端要反过来。

3 仿真结果

    本文中使用的是TSMC 65 nm的CMOS工艺，在1.5 V的电源电压，对图2所示的电路进行仿真，仿真结果如下。图4、图5是加入补偿前后电压基准输出特性曲线，补偿后电压基准的温度系数为：

    wdz3-gs8.gif

wdz3-t4.gif

wdz3-t5.gif

    图6为该电路结构的直流特性仿真曲线，对电源电压在0~2 V进行扫描，可以看到在电源电压为1.5 V时开始输出稳定的基准电压。

wdz3-t6.gif

    图7、图8分别为引入的补偿电路电流随温度变化的关系曲线。

wdz3-t7.gif

wdz3-t8.gif

    图9为本文设计的电压基准电路结构电源抑制比(PSRR)仿真波形图，由图可知低频电源抑制比约为-83 dB。

wdz3-t9.gif

    表1给出了本文设计的电路结构与参考文献[3]、文献[4]、文献[5]电路结构的仿真结果对比。从表1可以看出，和文献[3]、文献[4]、文献[5]相比，本文设计的电压基准电路具有更宽的温度范围(-50～150 ℃)，并且得到基准电压具有更低的温漂（2.27 ppm/℃）。所使用的电源电压与文献[3]、文献[5]相比更低，得到的基准电压更高。同时，本文设计的电路经过改进，获得了更高的电源抑制比为-83.6 dB。

wdz3-b1.gif

4 结论

    本文在传统的电流模电压基准的电路结构上进行改进，引入了分段补偿电路电路，在TSMC 65 nm COMS工艺进行仿真，得到具有较低温漂的基准电压。同时本设计获得了更高的电源抑制比。基准电压的温度系数为2.27 ppm/℃。电压抑制比为-83.6 dB。

参考文献

[1] GABRIEL A，RINCON M，PHILLIP E，et al.A 1.1-V current-mode and piecewise-linear curvature-corrected bandgap reference.IEEE J.Solid-State Circuits，1998，33(10)：1551-1554.

[2] KER M D，CHEN J S.New curvature-compensation technique for CMOS bandgap reference with sub-1-V operation,” IEEE Trans. Circuits Syst. II：Express Briefs，2006，53(8)：667-671.

[3] CHARALAMBOS M A，SAVVAS K，Julius Georgiou.A novel wide-temperature-range，3.9 ppm/℃ CMOS bandgap reference circuit.IEEE J. Solid-State Circuits，2012，47(2)：574-581.

[4] LI J H，BAO Z X，YAN Y M.A 1.2 V piecewise curvature corrected bandgap reference in 0.5 m CMOS process,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst.，2011，19(6)：1118-1122.

[5] VITA G D，IANNACCONE G.A sub-1-V，10 ppm/℃，nanopower voltage reference generator,” IEEE J. Solid-State Circuits，2007，42(7)：1536-1542.


作者信息：

青旭东1，2，钟 黎1，2，王永禄2，秦少宏1，2，陈振中1，2

1.重庆邮电大学 光电工程学院，重庆400065；2.模拟集成电路重点实验室，重庆400060

此内容为AET网站原创，未经授权禁止转载。

相关内容