使用时钟PLL的源同步系统时序分析AET-电子技术应用-最丰富的电子设计资源平台

使用时钟PLL的源同步系统时序分析
所属分类：技术论文
上传者：serena
标签：时钟PLL
所需积分：1分积分不够怎么办？
文档介绍：使用时钟PLL的源同步系统时序分析（一）回顾源同步时序计算，下面解释以上公式中各参数的意义： Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动