| 基于多相滤波的四路并行抽样算法及实现 | |
| 所属分类：技术论文 | |
| 上传者：aetmagazine | |
| 文档大小：1101 K | |
| 标签： 多相滤波 四路并行抽样算法 抽取 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：在某型数字信号处理模块的研制中，需要使用高速A/D对射频信号进行采样，但由于系统时钟生成模块无法输出320 MHz时钟，从而导致该高速A/D无法在320 MS/s采样率下工作。为解决该问题，首先设置A/D采样率为960 MS/s，然后在FPGA中对采样信号进行3倍采样后得到320 MS/s的采样输出。该高速A/D与FPGA采用标准的JESD204B接口，所以在FPGA中利用JESD204B IP核对高速信号进行了1:4串并转换，再对串并转换信号进行多相滤波、抽取降样处理后输出。首先介绍了课题的背景，然后对信号处理模块的组成、功能和性能指标进行了简要的说明，对系统在320 MS/s采样率下存在的问题进行了深入分析，针对该问题提出了四路并行抽样算法。并基于该算法，利用MATLAB进行了系统建模并进行仿真，仿真结果与预期一致。选取Xilinx公司的高性能FPGA，并结合系统模型中的低通滤波器参数对电路进行实现，最后搭建数字信号处理模块与Vivado等软件工具的软硬件联合测试环境进行验证并给出实验结果。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号-2