| Smart ECO 在关键block上的评估和应用 | |
| 所属分类：技术论文 | |
| 上传者：wwei | |
| 文档大小：1324 K | |
| 标签： Smart ECO 补丁规模 运行时长 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：芯片流片前后，为修复设计缺陷或性能问题，通常需通过工程变更指令进行局部修改，同时尽量减少对整体设计的影响。目前主要依赖Conformal平台实现这一目标，但针对关键模块，其FEF流程生成的补丁规模较大，资源消耗较高，后端团队在集成结果至现有布局布线或收敛时序时面临显著挑战。经过多种工程变更指令流程评估与实践验证，Smart ECO流程在补丁规模和运行时长上展现出显著优势，有效降低资源占用，从而显著提升后端布局布线效率及时序验证的成功率，为芯片设计优化提供有力支持。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2